摘要
由于锁相环工作频率高,用SPICE对锁相环进行仿真,数据量大,仿真时间长。而在设计初期,往往并不需要很精确的结果。因此,为了提高锁相环设计效率,有必要为其建立一个高效的仿真模型。在总结前人提出的一些锁相环仿真模型的基础上,用Matlab语言构建了一种新的适用于全数字锁相环的仿真模型;对全数字锁相环版图进行了SPICE仿真,与该模型的仿真结果相验证。
In order to reduce design time, a high efficiency model is needed for PLL design. Based on previous models for PLL, a new behavioral model for all-digital PLL in Matlab environment is presented. And a SPICE simulation is made on layout of the all-digital PLL for comparison .
出处
《微电子学》
CAS
CSCD
北大核心
2007年第4期489-493,共5页
Microelectronics
基金
国家自然科学基金资助项目(60676011)
