期刊文献+

高速低功耗SRAM中灵敏放大器的设计 被引量:1

Design of Sense Amplifier in the High-Speed and Low Power SRAM
下载PDF
导出
摘要 本文对比分析了运放型、交叉耦合型和锁存器型灵敏放大器三种不同的SRAM灵敏放大器的基本结构并通过仿真比较了它们的优缺点,在此基础上设计了读出放大时间在最坏情况下需0.5ns,静态维持功耗约为0.1mW的SRAM灵敏放大器。 Basic structure of operational amplifier-type, cross coupled-type, latch-type three different SRAM sense amplifier are analyzed and Advantages and disadvantages are compared by simulation. SRAM sense amplifier with 0. 1 mW static power consumption is designed and its read-out time is 0. 5 ns at the worst case.
出处 《电子器件》 CAS 2008年第5期1650-1653,共4页 Chinese Journal of Electron Devices
基金 南阳师范学院高层次人才科研启动费资助
关键词 灵敏放大器 静态存储器 仿真 速度 CMOS sense amplifier SRAM simulation speed CMOS
  • 相关文献

参考文献10

二级参考文献39

  • 1宁宁,于奇,王向展,任雪刚,李竞春,唐林,梅丁蕾,杨谟华.高速CMOS预放大-锁存比较器设计[J].微电子学,2005,35(1):56-58. 被引量:7
  • 2邓智,康克军,程建平,刘以农.低噪声CMOS电荷灵敏前置放大器[J].清华大学学报(自然科学版),2005,45(12):1643-1645. 被引量:7
  • 3E科瓦尔斯基.核电子学[M].北京:原子能出版社,1975.215-343.
  • 4Figueiredo P M,Vital J C.Low kickback noise techniques for CMOS latched comparators[A].IEEE Int Circ and Syst Symp[C].Vancouver Canada.2004.I-537-540.
  • 5Uyttenhove K,Steyaert M S J.A 1.8-V 6-bit 1.3-GHz flash ADC in 0.25-μm CMOS[J].IEEE J Sol Sta Circ,2003,38(7):1115.
  • 6Uthaichana P,Leelarasmee E.Low power CMOS dynamic latch comparators[A].Conf Convergent Technologies for Asia-Pacific Region[C].2003.605-608.
  • 7Lotfi R,Taherzadeh-Sani M.A 1-V MOSFET-only fully-differential dynamic comparator for use in lowvoltage pipelined A/D converters[A].Int Symp Signals,Circuits and Systems[C].2003,Vol.2:377-380.
  • 8Sumanen L,Waltari M,Hakkarainen V.CMOS dynamic comparators for pipeline A/D converters[A].IEEE Int Circ and Syst Symp[C].2002.Vol.5:157-160.
  • 9强锡富.传感器[M].机械工业出版社,2005:297-302.
  • 10Radeka V,Recia S,Manfred PF.JFET monolithic preamplifier with outstanding noise[J].IEEE Trans on Nuclear Science,1993,40(4):744-749.

共引文献32

同被引文献7

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部