期刊文献+

基于FPGA的(2,1,9)Viterbi译码器的实现

下载PDF
导出
摘要 Viterbi算法是卷积码的一种最大似然译码。文中介绍了(2,1,9)的Viterbi译码器的FPGA一种实现方案,其中ACS运算采用两个基四蝶形运算、幸存路径采用单指针进行回溯、路径度量存储为乒乓结构,电路经过综合后输出速率最高能达到2.3Mbps。
作者 张红
出处 《福建电脑》 2009年第8期95-96,共2页 Journal of Fujian Computer
  • 相关文献

参考文献3

  • 1Black P.J,Meng T.H.A 140-Mb/s,32-state,radix-4 Viterbi decoder[].IEEE Journal of Solid State Circuits.1885
  • 2Hekstra A P.An alternative to metric rescaling in Viterbi decoders[].IEEE Transactions on Communications.1989
  • 3Lou.H.Viterbi decoder design for the IS-95 CDMA forward link[].Vehicular Technology Conference‘Mlobile Technology for the Human Race‘IEEE th.1996

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部