摘要
提出了一种采用数据转换跟踪环的时钟提取电路设计方法,介绍了这种新环路的设计结构及工作原理,并对环路性能进行了理论分析和仿真。分析和仿真表明,该电路具有很好的跟踪性能,信噪比较低时可以保持锁定状态,有突发相位抖动出现时可快速进入锁定。可以用于光纤通信系统中。
This paper proposes a novel design approach of clock recovery circuit using data transition tracking loop. It introduces the implementation structure and operation principle of the loop, and analyzes its performance. The simulation results show that the loop can keep locking when the SNR is low and can track quickly after gusty phase jitter occurs. It can be used in optical communication.
出处
《光通信技术》
CSCD
北大核心
2009年第9期23-25,共3页
Optical Communication Technology
基金
浙江省重大科技专项重点项目(2007C11069)资助
