期刊文献+

低相噪、低杂波数字锁相环路滤波器的设计 被引量:15

Low Phase Noise and Spurious Digit PLL′s Loop Filter Design
下载PDF
导出
摘要 较详细地分析数字锁相频率合成器的相位噪声,着重用控制论方法对低相噪、低杂波锁相环的环路滤波器进行设计,并用某S波段频率合成器的实验结果进行了验证。 This paper analyzes phase noise of digit PLL frequency synthesizer in detail, emphasises design of low phase and spurious PLL′s loop filter with control theory, and the viewpoint has been testified with results of S band synthesizer.
出处 《现代雷达》 CSCD 北大核心 1998年第4期91-97,共7页 Modern Radar
关键词 环路滤波器 相位噪声 杂波抑制 设计 数字式 loop filter, phase noise, spurious restraining
  • 相关文献

同被引文献46

引证文献15

二级引证文献37

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部