期刊文献+

多端口以太网测试板卡的设计与实现

Design and Realization of Multi-Port Ethernet Tester Board
下载PDF
导出
摘要 该文介绍了多端口以太网测试板卡的设计与实现方法。该方案采用基于CPCI总线的多CPU与大规模FPGA技术,实现了八端口的百兆以太网协议接口的测试功能,特别使用于组成自动测试系统。 The paper introduces a scheme for the realization of Multi-Port Ethernet Tester Board.This paper use technology of the multi-cpu and greatly FPGA base on CPCI bus,and realize testing of 8-Port 100M Bit Ethernet,especially the board used to compose the auto-test system.
作者 王安意
出处 《电子质量》 2011年第3期7-9,共3页 Electronics Quality
关键词 以太网测试 TCP/IP FPGA CPU CPCI Ethernet Tester TCP/IP FPGA CPU CPCI
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部