摘要
提出了一种新的基于前向通路结构的高电源抑制比(PSRR)的低压差线性稳压器(LDO)结构,具有全负载范围内PSRR高、通路对系统稳定性影响小、电流效率高等特点.采用chart 0.35μm 5 V CMOS工艺进行电路设计仿真.后仿真结果表明,全负载范围内最差线性调整率为633μV/V.1 kHz处PSRR为76 dB@IL=10 mA.与以往高PSRR LDO相比,所提出的LDO可以在更大的负载电流范围内保持高PSRR.
A new low dropout regulator（LDO） is presented,which achieves high power supply rejection ratio（PSRR） for the whole load current range from zero to maximum and high current efficiency via a feedforward transconductance（FT）.Designed with chart 0.35μm 5V CMOS process,the worst linear regulation is 633μV/V for the load current ranging from 0mA to 100mA.Post-layout simulation shows that the PSRR is 76dB at 1kHz for load current 10mA.Compared to the presented LDO,the new regulator has high PSRR for much wider load current range.
出处
《复旦学报（自然科学版）》
CAS
CSCD
北大核心
2011年第4期457-461,469,共6页
Journal of Fudan University：Natural Science
基金
国家科技部创新基金(09C26213103438)
上海市科委创新基金(0901H102700)
上海市应用材料研究基金(09700714100)资助项目
关键词
低压差线性稳压器
前向通路
电源抑制比
low dropout regulator（LDO）
feedforward ripple cancellation（FFRC）
power supply rejection ratio（PSRR）
