期刊文献+

边界扫描结构下的BIST内核及FPGA实现 被引量:6

BIST of a CUT Using Boundary scan Architecture in FPGA
下载PDF
导出
摘要 从国内厂家一个实际的内核电路出发 ,对其进行 BIST插入及边界扫描测试的研究 ;在 VHDL描述的基础上 ,用 FPGA实现设计思想 ,并通过了边界扫描主控机的实际测试运行 ,其过程验证了将边界扫描和 BIST技术应用于 MCM或 PCB板功能测试的可行性。 By using Boundary Scan,this paper researches on BIST of a CUT,which is a core circuit of a domestic product.The design is described by VHDL and implemented with FPGA.The design could pass the test of the TAP controller.The paper finally concludes that applying BIST and Boundary Scan on the function test of MCM or PCB is possible
出处 《桂林电子工业学院学报》 2000年第1期86-90,共5页 Journal of Guilin Institute of Electronic Technology
基金 "九五"国家科技预研项目 !(编号 :3 0 .2 .5 .1)
关键词 边界扫描 FPGA 电子电路 集成电路 BIST,Boundary Scan,FPGA,CUT,VHDL
  • 相关文献

参考文献9

二级参考文献98

同被引文献22

引证文献6

二级引证文献24

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部