期刊文献+

低相噪频率合成器的设计与仿真 被引量:1

Simulation and design of low phase noise frequency synthesizer
下载PDF
导出
摘要 为了获得低相位噪声和高集成度频率源,设计了基于锁相环的频率合成器。利用ADS射频仿真软件,对锁定时间和相位噪声进行仿真,确定设计满足指标要求。用集成VCO的锁相环芯片ADF4360-7进行硬件测试,锁定频率在434MHz,功率达到1dBm,相位噪声为-87dBc/Hz@10kHz。此频率源指标满足大多数测量和通信系统要求,可在射频电路中推广使用。 In order to obtain low phase noise and high integration level frequency source, The frequency synthesizer based on PLL was designed. Using RF simulation software ADS, lock time and phase noise were simulated to meet the expected value of the design. Hardware test was done by the VCO PLL chip ADF4360-7, locking frequency is 434 MHz, power is 1 dBm and phase noise is -87 dBc/Hz@10 kHz. It meets requirements of most measurement and communication system. The project can be promoted in RF circuit.
出处 《桂林电子科技大学学报》 2012年第4期289-292,共4页 Journal of Guilin University of Electronic Technology
基金 国家自然科学基金(60804059)
关键词 频率合成 PLL ADS 低相位噪声 Frequency synthesizer PLL ADS low phase noise
  • 相关文献

参考文献9

  • 1远坂俊附.锁相环(PLL)电路设计与应用[M].何希才,译.北京:科学出版社,2006:98-103.
  • 2Best R E. Phaes-Locked Loops Design, Simulatoin and Applications[M]. 北京:清华大学出版社,2003:115-118.
  • 3陈景文.坫于ADF4360-4锁棚频率合成器的混频[J].现代酋达,2008,30(1):84-86.
  • 4马宇飞,李署坚.锁相式频率合成器的设计与改进[J].电讯技术,2010,50(7):110-114. 被引量:5
  • 5SayreCW..兀线通信电路设汁分析与仿真[M].郭沽,李正卡义,燕锋,等,译.2版.北京:电子工业出版社,2010:201-205.
  • 6姜梅,刘三清,李乃平,等.用于fU荷泉锁棚环的九源滤波器的设计[J].微叱子学,2003,33(4):339-343.
  • 7Analog Devices Inc. Evaluation Board For ADF4360-7 Integrated VCOFrequency Synthesizer [M]. Nor- wood : Analog Devices Inc, 2004.
  • 8Analog Devices Inc. ADF4360-7 lntergraded Synthesizer and VCO[M]. Norwood : Analog Devices Inc, 2004.
  • 9Analog Devices Inc. ADISimPLL Help Documentation [-M']. Norwood : Analog Devices Ine, 2003.

二级参考文献4

共引文献4

同被引文献5

引证文献1

二级引证文献11

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部