摘要
通过对Verilog语言的层次化建模、门级建模、数据流级建模、行为建模、开关级建模等各个抽象层次的研究 ,全面阐述了Verilog的建模方法。对于理解、使用和制订我国的Verilog语言标准会有所帮助。
Through analyzing the hierarchical modeling, gate-level modeling, dataflow modeling, behavioral modeling and switch-level modeling, this paper expounds the modeling method of Verilog HDL. It is useful to study and use the Verilog HDL, and it is also meaningful to constitute the language standard of Verilog HDL in China.
出处
《计算机应用》
CSCD
北大核心
2001年第4期1-3,共3页
journal of Computer Applications
基金
国家博士点建设基金
国家质量技术监督局-017课题
