期刊文献+

一种SRAM读取时间自测试电路及测试方法

下载PDF
导出
摘要 本文设计了一种SRAM读取时间自测试电路及测试方法,通过增加一个延时扫描电路、一个比较器和一个计数器,可以自动扫描并快速地找到与SRAM读取时间最近接的延时,通过测量由该延时组成的环形振荡器的振荡周期从而得到SRAM的读取时间。这种测试方法避免了测试时频繁的人工操作介入,测试效率高,并且由于采用固定延时单元和具有多个可选延时的单元的组合方式,在保证较大的测量范围的前提下,节省版图面积。
出处 《电子世界》 2017年第9期196-197,共2页 Electronics World
  • 相关文献

参考文献1

二级参考文献4

  • 1VAN de G.Using march test to test SRAMs[J].IEEE Design &Test of Computers,1993,10(1):8214.
  • 2BENSO A D,CARLO S.A programmable BIST architecture for clusters of multiple port SRAMs[C]//Proc IEEE Int Test Conf.Atlantic City,NJ,USA,2000:557-566.
  • 3HAMDIOUI S,VAN de GOOR.Consequence of port restrictions on testing two port memories[C]//Proc IEEE Int Test Conf.Washington D C,USA,1998:63272.
  • 4ANSI IEEE Std 1149-121990,Standard Test Access Port and Boundary Scan Architecture(includes IEEE Std 1149.121993and IEEE Std 1149.121994)[S].

共引文献10

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部