期刊文献+

一种多CCD系统时序产生方法 被引量:8

A Method of Timing Generation for Multiple CCD
下载PDF
导出
摘要 本文介绍在亚像元系统中利用CPLD(复杂可编程逻辑器件)为系统提供全部时序的方法。介绍了亚像元系统的原理。重点进行CCD(电荷耦合器件)及信号预处理电路的时序分析,以及如何利用CPLD实现,为读者提供了设计CCD驱动时序和使用CPLD的一个实例。
出处 《微计算机应用》 2002年第5期296-298,共3页 Microcomputer Applications
  • 相关文献

参考文献1

  • 1侯伯亨 顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社,1999..

共引文献130

同被引文献19

引证文献8

二级引证文献40

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部