摘要
介绍了一种可以完成 16位有符号 /无符号二进制数乘法的乘法器。该乘法器采用了改进的 Booth算法 ,简化了部分积的符号扩展 ,采用 Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元 ,整个设计用 VHDL 语言实现。
Describes a 16 bit multiplier. It uses modified Booth algorithm, Wallace Tree, 42 compressor and 32 bit CLA. This design can be used in other ASIC designs.
出处
《现代电子技术》
2003年第9期21-22,25,共3页
Modern Electronics Technique
