TSMC与Synopsys推出4．0版参考流程提升纳米级设计
出处
《集成电路应用》
2003年第7期5-6,共2页
Application of IC
-
1Bob Smith.2011年SoC时序收敛成功的秘诀[J].中国集成电路,2011,20(7):41-42. 被引量：1
-
2Tommy Liu,Dell Liang,Yang Zhang.采用微捷码工具处理65纳米设计时序收敛问题(上)[J].中国电子商情,2010(5):45-47.
-
3George Kuo,周俊峰.硅设计链扩展低功耗设计协作[J].电子设计应用,2006(7):102-104.
-
4TSMC与Synopsys推出4．0版参考流程提升纳米级设计[J].半导体技术,2003,28(7):79-79.
-
5韩煜,杨大为,张斌.串扰对纳米级设计的影响[J].微处理机,2007,28(1):27-28.
-
6科利登和Cadence合力加快良率诊断的新流程[J].国外电子测量技术,2005,24(9):54-54.
-
7海菲.封装技术成为应对纳米级设计挑战的关键[J].电子与封装,2005,5(1):15-15.
-
8杨柯,王志功,李志群.0.18μm CMOS工艺5GHz WLAN功率放大器设计[J].电子工程师,2006,32(3):1-3. 被引量：1
-
9刘雅轩.2004年值得牢记的10大信息技术[J].中国计算机用户,2005(1):24-25.
-
10王兴华,李宵,李通,张蕾,张芊,仲顺安.2.9～10.6GHz CMOS两级分布式放大器[J].北京理工大学学报,2013,33(7):729-731. 被引量：1
