期刊文献+

一种位同步时钟提取方案及实现 被引量:27

A New Technique for Rapid Picking- up Bit Synchronous Clock in Digital Communication
下载PDF
导出
摘要 提出了一种数字通信中位同步时钟信号快速提取的方案。本方案比通常用的锁相环法具有同步快、实现简单等特点。据此方案设计了位同步时钟提取电路,并用CPLD予以实现,同时给出了该电路的仿真实验结果。
作者 王兰勋 荣民
机构地区 河北大学
出处 《无线电工程》 2003年第10期59-61,共3页 Radio Engineering
  • 相关文献

参考文献4

二级参考文献6

  • 1宋万杰 罗丰 吴顺君.CPID技术及应用[M].西安:西安电子科技大学出版社,2000..
  • 2姚富强,电子学报,1993年,21卷,7期,85页
  • 3樊昌信,通信原理,1993年
  • 4孙玉,数据网传输损伤,1991年
  • 5刘凌 胡永生.数字信号处理的FPGA实现[M].北京:清华大学出版社,2003..
  • 6宋万杰 罗丰.CPLD技术及应用[M].西安:西安电子科技大学出版社,2000..

共引文献13

同被引文献63

引证文献27

二级引证文献65

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部