期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到3篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于ARM7TDMI的SoC的FPGA验证平台的设计 被引量：2
1
作者 施乐宁 董金明 《现代电子技术》 2007年第10期72-73,81,共3页
针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使... 针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使用该平台能够基本验证SoC系统的设计,并加快SoC系统的开发。整个系统原理清晰,结构简单,扩展灵活、方便。 展开更多
关键词 SOC FPGA 验证平台 ARM7TDMI
下载PDF
(2,1,7)卷积码Viterbi译码器FPGA实现方案 被引量：5
2
作者 韩可 邓中亮 施乐宁 《现代电子技术》 2007年第15期90-92,96,共4页
移动通信系统标准中普遍采用卷积码作为信道编码方案。本文阐述了目前最常用的卷积码译码算法——Vit-erbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法。该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以... 移动通信系统标准中普遍采用卷积码作为信道编码方案。本文阐述了目前最常用的卷积码译码算法——Vit-erbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法。该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以充分利用FPGA的优势获得较好的译码结果。利用幸存路径交换寄存器模块,能有效减少存储量并降低功耗。 展开更多
关键词 VITERBI译码 FPGA 卷积码 寄存器交换 回溯
下载PDF
针对JTAG调试的RTL验证环境设计原理 被引量：3
3
作者 韩可 邓中亮 +1 位作者 施乐宁 吕良 《电子测量技术》 2008年第1期72-76,87,共6页
以ARM7TDMI为例提出了一种在RTL仿真时即可进行JTAG调试的方法。利用该方法在RTL仿真时即可进行ARM的JTAG调试。首先详细分析了JTAG的边界扫描标准及工作原理,而后以ARM7TDMI为例分析了ARM的扫描链的设计原理及控制方法,从中给出了如何... 以ARM7TDMI为例提出了一种在RTL仿真时即可进行JTAG调试的方法。利用该方法在RTL仿真时即可进行ARM的JTAG调试。首先详细分析了JTAG的边界扫描标准及工作原理,而后以ARM7TDMI为例分析了ARM的扫描链的设计原理及控制方法,从中给出了如何利用JTAG控制ARM7TDMI扫描链来完成ARM的行为控制。该方法还可以通过ARM的控制进而完成对SoC中其他模块的验证。通过该原理建立JTAG接口软仿真验证平台,可以在RTL仿真时验证ARM的JTAG调试功能以及SoC的初步测试。 展开更多
关键词 JTAG ARM7TDMI 系统芯片 RTL验证
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部