期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到7篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于时变时滞动态拓扑的二阶Leader-Following多智能体一致性分析 被引量：7
1
作者 缪盛 崔宝同 朱夏冰 《计算机应用研究》 CSCD 北大核心 2013年第4期1024-1027,共4页
针对具有时变时滞的二阶Leader-Following多智能体系统,研究了其一致性问题。假设其通信拓扑是时刻切换的,并且每个子时间段内系统拓扑不完全连通,采用Lyapunov-Krasovskii泛函和矛盾分析法,对系统进行了解耦分析,得出只需所有时间段内... 针对具有时变时滞的二阶Leader-Following多智能体系统,研究了其一致性问题。假设其通信拓扑是时刻切换的,并且每个子时间段内系统拓扑不完全连通,采用Lyapunov-Krasovskii泛函和矛盾分析法,对系统进行了解耦分析,得出只需所有时间段内的拓扑并集连通,且系统的特征根满足一定条件,系统能达到一致,并进行了理论证明。以4个following智能体与1个leader智能体做成的网络为例进行具体说明,所得仿真结果验证了理论的有效性。 展开更多
关键词 二阶一致 多智能体系统 领航者 动态拓扑 时变时滞 并集连通
下载PDF
无线传感器网络簇头多跳路径路由算法 被引量：1
2
作者 朱夏冰 崔宝同 《传感器与微系统》 CSCD 北大核心 2014年第4期115-117,121,共4页
在LEACH协议特定簇头选取(DCHS)算法的基础上,提出了一种基于蚁群优化(ACO)的簇头间多跳路径(ACO-CHMP)路由算法。该算法先采用DCHS算法分簇,在稳态运行阶段,利用改进的ACO算法找到从距基站最近簇头节点到基站的遍历所有簇头节点的最优... 在LEACH协议特定簇头选取(DCHS)算法的基础上,提出了一种基于蚁群优化(ACO)的簇头间多跳路径(ACO-CHMP)路由算法。该算法先采用DCHS算法分簇,在稳态运行阶段,利用改进的ACO算法找到从距基站最近簇头节点到基站的遍历所有簇头节点的最优路径,然后从该簇头节点开始沿着最优路径进行数据传输到基站。仿真结果表明:与LEACH算法、DCHS算法和ACO算法相比,该算法极大地均衡了网络的能量消耗,延长了无线传感器网络生命周期。 展开更多
关键词 无线传感器网络 DCHS算法 蚁群优化 蚁群优化的簇头间多跳路径 生命周期
下载PDF
DHS内固定治疗老年股骨转子间骨折体会
3
作者 朱夏冰 《中国中医药咨讯》 2010年第15期76-76,共1页
股骨转子间骨折是老年人常见的一种骨折类型。患者年龄偏高骨质疏松，愈后常留有髋内翻，下肢外旋短缩畸形等。其治疗方法较多。过去多采用保守治疗，需长期卧床，并发症较多，死亡率较高，近年来国内均倾向于手术治疗。我院自2003～200... 股骨转子间骨折是老年人常见的一种骨折类型。患者年龄偏高骨质疏松，愈后常留有髋内翻，下肢外旋短缩畸形等。其治疗方法较多。过去多采用保守治疗，需长期卧床，并发症较多，死亡率较高，近年来国内均倾向于手术治疗。我院自2003～2009年，采用DHS治疗股骨转子间骨折患者42例，取得了良好疗效。 展开更多
关键词 DHS内固定 老年股骨转子间骨折 体会
下载PDF
基于JESD204B协议高速并行8bit/10bit解码电路设计 被引量：2
4
作者 万书芹 陈婷婷 +2 位作者 陶建中 蒋颖丹 朱夏冰 《半导体技术》 CAS 北大核心 2021年第8期604-610,622,共8页
提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码。所设计的解码电路通过搭建的通用验证方法学系统完... 提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码。所设计的解码电路通过搭建的通用验证方法学系统完成系统级功能验证,并基于65 nm工艺库进行综合、布局和布线,解码电路的面积为1 449μm^(2)。后仿真结果显示,解码电路的最高工作频率达415 MHz,四路可支持最高16.6 Gibit/s的串行数据传输速率,满足JESD204B协议标准推荐的最高传输速率12.5 Gibit/s的要求。将该解码电路用于支持JESD204B协议的高速数模转换器电路中,经测试,其传输速率最高达10.5 Gibit/s。 展开更多
关键词 8 bit/10 bit 并行解码 低延时 JESD204B协议 串行解串器
原文传递
可编程多级级联积分梳状内插滤波器的设计 被引量：1
5
作者 范晓捷 王祖锦 +2 位作者 张甘英 朱夏冰 万书芹 《电子与封装》 2020年第12期53-57,共5页
从原理上分析了级联积分梳状滤波器(CIC滤波器)的特点,及主要参数对滤波器性能的影响。设计了多级级联CIC内插滤波器,利用"剪除"理论对每一级的输出位宽进行有效截取,在满足设计精度的前提下,不浪费硬件资源。采用多相滤波结... 从原理上分析了级联积分梳状滤波器(CIC滤波器)的特点,及主要参数对滤波器性能的影响。设计了多级级联CIC内插滤波器,利用"剪除"理论对每一级的输出位宽进行有效截取,在满足设计精度的前提下,不浪费硬件资源。采用多相滤波结构,将滤波器的工作时钟降低到单项滤波结构的1/4,降低运算模块设计难度,最高可实现1 GHz的工作频率。为满足不同的应用环境要求,设计了可编程控制模块,可实现2~63倍的不同插值。应用于某数字上变频电路中,基于0.18μm CMOS工艺流片,测试结果验证了所设计的滤波器功能可满足实际应用需求。 展开更多
关键词 级联积分梳状滤波器 内插 可编程 多级级联 多相滤波
下载PDF
吉赫兹DAC测试电路的设计与实现
6
作者 邱丹 苏小波 +1 位作者 王祖锦 朱夏冰 《电子质量》 2021年第6期15-19,共5页
设计并实现了应用于2.8 G高速DAC芯片的内部测试电路,该电路输出两路线性斜坡信号作为DAC模块的输入数据,DAC模块将其合成为一路线性斜坡信号输出。通过设计实验和多种设计方案优缺点比较,该测试电路最终采用两路并行累加器架构,克服了... 设计并实现了应用于2.8 G高速DAC芯片的内部测试电路,该电路输出两路线性斜坡信号作为DAC模块的输入数据,DAC模块将其合成为一路线性斜坡信号输出。通过设计实验和多种设计方案优缺点比较,该测试电路最终采用两路并行累加器架构,克服了传统累加器结构无法用于高速电路的固有缺陷。在65 nm工艺下,基于此测试电路设计了测试芯片并进行了流片验证。测试结果表明:测试芯片整体可达到2.8 G SPS的测试速度,实现了对吉赫兹DAC全扫描测试的设计目标。 展开更多
关键词 高速DAC 测试电路 并行累加器
下载PDF
骨折患者康复期的影响因素及正确指导
7
作者 朱夏冰 《按摩与康复医学》 2010年第8期95-95,共1页
骨折的治疗在骨科，而功能的恢复却是康复医学的范畴。许多骨折患者在拆除石膏、夹板后会出现患肢变细、关节僵硬。骨折固定的时间越长、患者年龄越大，这种情况就越重，有的甚至造成终身残疾。针对此类患者，首先要分析其心理特点及身... 骨折的治疗在骨科，而功能的恢复却是康复医学的范畴。许多骨折患者在拆除石膏、夹板后会出现患肢变细、关节僵硬。骨折固定的时间越长、患者年龄越大，这种情况就越重，有的甚至造成终身残疾。针对此类患者，首先要分析其心理特点及身体需要，再制定相应的康复计划。现对在我院2008年1月至2010年2月收治的130例患者进行了随访，报道如下。 展开更多
关键词 骨折患者 康复期 影响因素正确指导
原文传递
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部