期刊文献+
共找到11篇文章
< 1 >
每页显示 20 50 100
FastRMT:一种面向微体系结构创新的高速数据平面可编程系统
1
作者 杨翔瑞 曾令斌 +4 位作者 刘忠沛 陈颖文 吕高锋 杨程 苏金树 《计算机学报》 EI CSCD 北大核心 2024年第2期473-490,共18页
网络数据平面可编程(Data Plane Programmability)给网络转发设备的数据平面赋予强大的可编程性,在不更换设备的情况下,可以动态部署新型机制与服务,例如路由转发核心机制、网络安全控制功能、网内计算加速服务等.由此,数据平面可编程... 网络数据平面可编程(Data Plane Programmability)给网络转发设备的数据平面赋予强大的可编程性,在不更换设备的情况下,可以动态部署新型机制与服务,例如路由转发核心机制、网络安全控制功能、网内计算加速服务等.由此,数据平面可编程成为业界和学术界高度关注的新兴技术,并已在主流云服务提供商投入应用.可重构匹配表架构(Reconfigurable Match Table Architecture,RMT)由于出色的处理性能和采用P4语言灵活编程的特性,成为数据平面可编程的热点研究方向.然而,受困于RMT架构复杂的体系结构设计、芯片闭源的服务机制以及门槛较高的FPGA设计开发,使得RMT研究人员难以通过FPGA,对RMT创新设计以及100 Gbps以上真实性能场景进行敏捷验证.本文提出并实现了一种数据平面可编程系统FastRMT,首次开源了FPGA级的系统实现.FastRMT支持RMT架构可编程协议解析、自定义规则匹配、超长指令字的并发动作执行引擎等核心功能,支持P4语言对系统进行编程.FastRMT具备松耦合与模块化的特点,研究人员可以替换模块或者对系统进行动态重构,从而实现新型机制或体系结构的敏捷开发与验证.本工作包含交换机原型与网卡原型两种版本,支持主流FPGA芯片,系统可完成100 Gbps的报文线速处理能力,1500 B报文处理延迟仅为1.22μs,体现了FastRMT作为基础框架对微体系结构创新和生产线级别验证的优势和可行性. 展开更多
关键词 数据平面可编程 可重构匹配表 微体系结构 FPGA原型 可编程协议无关报文处理
下载PDF
国内外新工科物联网工程专业设置情况调研与对比分析
2
作者 周寰 杨翔瑞 +4 位作者 陈颖文 罗玉川 邱振宇 胡罡 夏竟 《计算机教育》 2024年第3期91-94,100,共5页
为了解国内外新工科相关专业的建设情况,通过对比国内外3所高校以物联网工程专业为代表的新工科专业培养目标和课程设置,分析共性特点和差异问题,对国内新工科专业提出建设思路。
关键词 新工科 物联网工程专业 课程建设
下载PDF
以网络系统设计为牵引的网络实验教学改革探索
3
作者 杨翔瑞 陈颖文 +3 位作者 周寰 蔡志平 赵宝康 徐东来 《计算机教育》 2024年第3期129-133,共5页
针对计算机网络相关课程中理论与实践脱钩、实验挑战度不足、学生系统设计能力差等问题,提出以系统设计能力为牵引的网络实验教学改革,结合国防科大在高性能自主可控网络设备研发方面探索与积累,借助团队自主研发的FAST网络开发框架与Op... 针对计算机网络相关课程中理论与实践脱钩、实验挑战度不足、学生系统设计能力差等问题,提出以系统设计能力为牵引的网络实验教学改革,结合国防科大在高性能自主可控网络设备研发方面探索与积累,借助团队自主研发的FAST网络开发框架与OpenBox实验平台,从培养学生的网络系统设计能力与协同创新能力出发,阐述如何通过创新网络实验教学方法提升学生在课程学习、学科竞赛以及学术研究方面的水平。 展开更多
关键词 计算机网络 网络实验教学 网络系统设计
下载PDF
一种面向可编程确定性零拷贝的FPGA加速器
4
作者 王继昌 吕高锋 +1 位作者 刘忠沛 杨翔瑞 《小型微型计算机系统》 CSCD 北大核心 2024年第3期692-698,共7页
随着网络规模的进一步扩展,传统B/S架构的单体应用逐渐被微服务所代替,服务的拆分使得API的规模呈指数增长.而商用网卡处理在处理海量的微服务请求时,在确定性、可编程和数据拷贝三个方面表现出巨大的局限性.为保证各网络节点高效、灵... 随着网络规模的进一步扩展,传统B/S架构的单体应用逐渐被微服务所代替,服务的拆分使得API的规模呈指数增长.而商用网卡处理在处理海量的微服务请求时,在确定性、可编程和数据拷贝三个方面表现出巨大的局限性.为保证各网络节点高效、灵活、精确地处理服务请求,本文提出可编程确定性的多队列FPGA加速器原型.该加速器依托多个硬件队列以及队列管理单元,扩展基于规则的RSS算法,实现serverless友好的数据包分发.添加PTP硬件时钟组件,与队列管理单元协同控制对数据包的确定性发送.为提升网络节点的数据收发效率,设计了适配FPGA加速器的驱动程序,实现数据包收发的零拷贝.在支持100Gbps线速率的FPGA上进行的实验表明,该加速器可以支持不同数据包大小的多队列的零拷贝传输,定义网路节点的转发行为,并在8个核心的FPGA设备上接近线速率处理数据,此外,它还支持以接近ovs-DPDK的低延迟进行数据包转发,在一定程度上克服了商业网卡在面向微服务架构时的局限性. 展开更多
关键词 确定性 微服务 多队列 可编程 零拷贝DMA
下载PDF
专用数据处理器综述 被引量:3
5
作者 刘忠沛 吕高锋 +1 位作者 王继昌 杨翔瑞 《计算机工程与科学》 CSCD 北大核心 2023年第2期215-227,共13页
随着网络传输带宽的增加,数据中心复杂的基础设施操作占用着越来越多的计算资源,影响业务处理性能。专用数据处理器(DPU)是新近发展起来的一种专用处理器,提出背景就是应对数据中心的数据量和复杂性的指数级增长带来的性能瓶颈。DPU的... 随着网络传输带宽的增加,数据中心复杂的基础设施操作占用着越来越多的计算资源,影响业务处理性能。专用数据处理器(DPU)是新近发展起来的一种专用处理器,提出背景就是应对数据中心的数据量和复杂性的指数级增长带来的性能瓶颈。DPU的出现是异构计算的一个阶段性标志,要解决的核心问题是针对基础设施降低整体系统的总体拥有成本,提升整个计算系统的效率,即将“中央处理器处理效率低下、图形处理器处理不了”的负载卸载到DPU。首先介绍了DPU的发展背景,基于网络处理模型分析了DPU的硬件架构,并与智能网卡及网络处理器进行了对比;之后介绍了DPU的编程模型,目前业界的DPU产品与应用;最后总结并展望了DPU未来的研究发展方向。 展开更多
关键词 数据中心 专用数据处理器 异构计算 功能卸载
下载PDF
QUIC传输机制与应用综述
6
作者 王继昌 吕高锋 +1 位作者 刘忠沛 杨翔瑞 《计算机工程》 CAS CSCD 北大核心 2023年第6期1-12,共12页
QUIC作为与TCP并行的新兴传输协议,在传统传输协议的基础上改进了诸多特性,如0-RTT数据传输、多流并发、热插拔拥塞控制等。由于QUIC具有安全、公平、兼容且高性能等特性,被业界认为将在未来网络的New IP构想中替代TCP成为新一代传输协... QUIC作为与TCP并行的新兴传输协议,在传统传输协议的基础上改进了诸多特性,如0-RTT数据传输、多流并发、热插拔拥塞控制等。由于QUIC具有安全、公平、兼容且高性能等特性,被业界认为将在未来网络的New IP构想中替代TCP成为新一代传输协议。QUIC协议经过近6年的研究已经完成标准化,其间研究人员提出多种针对不同应用场景的开源实现和测试开发工具,也针对QUIC在现实网络中的应用进行了大量探索。从QUIC的特征机制以及开源实现出发,阐述QUIC协议从出现到标准化这期间的开发历程,归纳QUIC与TCP在传输特性方面的差异性,并分析QUIC在广泛应用部署过程中存在的性能短板。针对这些短板,从协议设计、协议部署、I/O优化处理这3个方面列举当前已有的典型优化实现方法。进一步探究QUIC的传输特性,从不同版本开源QUIC之间的性能对比、互操作和功能验证等3个方面进行总结和归纳,并对QUIC协议在当前网络生态中的相关应用进行举例分析。在此基础上,针对QUIC应用在New IP构想中的未来优化方向加以展望。 展开更多
关键词 IETF标准化 开源实现 传输特性 优化设计 典型应用
下载PDF
基于数据处理器的QUIC加密/解密卸载
7
作者 王继昌 吕高锋 +1 位作者 刘忠沛 杨翔瑞 《计算机工程与科学》 CSCD 北大核心 2023年第11期1960-1969,共10页
QUIC作为与TCP并行的新兴传输协议,其优化方法沿用TCP研究路线,其中的主流是硬件卸载技术,将计算密集型功能模块卸载到网络设备,使用硬件卸载的方式代替主机CPU进行计算。然而由于硬件卸载通用性较差,性能虽高但无法保证用户可编程性。... QUIC作为与TCP并行的新兴传输协议,其优化方法沿用TCP研究路线,其中的主流是硬件卸载技术,将计算密集型功能模块卸载到网络设备,使用硬件卸载的方式代替主机CPU进行计算。然而由于硬件卸载通用性较差,性能虽高但无法保证用户可编程性。为了克服这个限制,提出了软件卸载模型——NanoBPF,基于DPU中RISC众核的协议卸载模型,通过修改BootLoader的启动代码,引导启动eBPF代码作为运行时环境,对协议栈中CPU占用率较高的加密/解密功能模块进行软件卸载。其中,加密/解密功能模块使用高级语言(C)编写,并被编译成自定义的BPF字节码动态载入DPU。通过本地和基于Docker的网络拓扑对该原型系统的吞吐量和公平性进行验证,结果表明,报文加密/解密的软件卸载能提高协议栈近13%的报文吞吐率,且在一定条件下能够保证与TCP的链路公平性。 展开更多
关键词 DPU 加密/解密 软件卸载 多核并行 eBPF代码
下载PDF
FlexTSN:一种灵活的TSN交换实现模型
8
作者 杨翔瑞 严锦立 +4 位作者 陈波 彭锦涛 李军帅 全巍 孙志刚 《计算机研究与发展》 EI CSCD 北大核心 2021年第1期153-163,共11页
时间敏感网络(time-sensitive networking,TSN)的核心是为标准以太网赋予关键流量的确定性转发服务,同时能够实现混合优先级业务流量的一体化传输,从而成为业界和学术界备受关注的新兴技术.相比于标准以太网交换,TSN交换通过引入高精度... 时间敏感网络(time-sensitive networking,TSN)的核心是为标准以太网赋予关键流量的确定性转发服务,同时能够实现混合优先级业务流量的一体化传输,从而成为业界和学术界备受关注的新兴技术.相比于标准以太网交换,TSN交换通过引入高精度的时间同步特性提供门控机制和时间感知的分组调度等服务,使得以太网有能力提供确定性延迟的转发服务.目前,IEEE 802.1 TSN工作组从时间同步、流管理、流控制以及可靠性等方面对TSN的设计实现提供较为完善的标准.而现有的工作难以加快TSN技术的实现和应用,其难点在于目前缺少一种面向TSN的通用交换实现模型进行快速的原型系统搭建和关键技术的验证.为此提出一种灵活的TSN交换的实现模型FlexTSN.FlexTSN基于模块化与功能松耦合的思想,将TSN交换节点解耦为通用处理模块和时间感知模块,支持TSN交换机的快速重构.此外,FlexTSN通过扩展PTP同步协议提供一种轻量级高可靠的网络管理机制用于进行细粒度集中式的状态收集和配置.然后基于该模型在可编程的FPGA平台上实现了一种支持简化的循环队列转发模型(cyclical queuing and forwarding,CQF)的TSN原型系统.通过从资源开销和服务质量等方面进行测试评估,实验结果证明FlexTSN能够实现敏捷的原型系统组网及TSN关键技术的快速验证. 展开更多
关键词 现场可编程逻辑门阵列 时间敏感网络 模型与实现 确定性转发 同步
下载PDF
面向TSN的同步网络模型及应用
9
作者 全巍 杨翔瑞 +2 位作者 孙志刚 严锦立 姜旭艳 《计算机工程与设计》 北大核心 2021年第4期914-919,共6页
为建立一套基于CPU+FPGA架构的完善自主化TSN方案,提出面向TSN的同步网络模型SyncNet。以全网高精度时钟同步为基础,结合网络设备的确定性转发机制以及全局流量调度规划软硬件协同保障TSN的确定性传输。基于SyncNet网络模型在可编程网... 为建立一套基于CPU+FPGA架构的完善自主化TSN方案,提出面向TSN的同步网络模型SyncNet。以全网高精度时钟同步为基础,结合网络设备的确定性转发机制以及全局流量调度规划软硬件协同保障TSN的确定性传输。基于SyncNet网络模型在可编程网络设备上构建一套TSN原型系统,并对该原型系统进行测试验证,实验结果表明,该网络原型可以有效保障混合流量模式下时间敏感流量的传输时延确定性。 展开更多
关键词 时间敏感网络 同步网络模型 工业控制 时间同步 确定性调度
下载PDF
DrawerPipe:基于FPGA的可重构分组处理流水线模型 被引量:5
10
作者 厉俊男 杨翔瑞 孙志刚 《计算机研究与发展》 EI CSCD 北大核心 2018年第4期717-728,共12页
公有云中需要灵活地部署网络功能以实现多租户间的网络隔离、服务质量保证与安全防护.软件实现的网络功能具有较高的灵活性,但性能较低,并存在分组处理吞吐率较低、处理延时较高等不足.FPGA具有良好的可编程性及较高的处理性能.但如何使... 公有云中需要灵活地部署网络功能以实现多租户间的网络隔离、服务质量保证与安全防护.软件实现的网络功能具有较高的灵活性,但性能较低,并存在分组处理吞吐率较低、处理延时较高等不足.FPGA具有良好的可编程性及较高的处理性能.但如何使用FPGA实现可重构的网络功能缺乏统一的架构和方法.针对FPGA实现网络功能提出了一种可重构流水线模型——DrawerPipe.该模型将网络功能实现架构抽象为5个标准的"抽屉",不同的"抽屉"可以根据需要装载不同的处理模块,通过组合这些处理模块实现各种网络功能.此外,DrawerPipe采用了一种协议无关的可编程模块接口,以实现不同模块接口之间的适配,从而解除模块间由特定接口信号定义而绑定的耦合性.最后,基于DrawerPipe实现了多种网络功能.实验结果表明DrawerPipe具有良好的可扩展性,以及线速处理性能、资源利用率高等优点,可用于网络功能的快速部署. 展开更多
关键词 FPGA 网络功能加速 可重构流水线模型 模块重用 可编程模块接口
下载PDF
RESSP:基于FPGA的可重构SDN交换结构 被引量:4
11
作者 何璐蓓 厉俊男 +1 位作者 杨翔瑞 孙志刚 《计算机科学》 CSCD 北大核心 2018年第1期205-210,共6页
SDN采用转发与控制分离的架构和集中的控制管理机制,可有效满足不同网络中不同粒度的管理控制需求。当高校科研人员进行SDN的教学和创新实验时,需要一个处理过程可感且可重新编程的数据平面来支持原理展示和自主研究。然而,传统ASIC交... SDN采用转发与控制分离的架构和集中的控制管理机制,可有效满足不同网络中不同粒度的管理控制需求。当高校科研人员进行SDN的教学和创新实验时,需要一个处理过程可感且可重新编程的数据平面来支持原理展示和自主研究。然而,传统ASIC交换机的内部实现流程不透明且转发查表架构固定,软件交换机的处理性能较低,因此无法充分支持数据平面的研究。目前,通过FPGA设计可编程数据平面,为满足不同科研场景下多样化的处理需求提供了一条可行路径。但是,在基于FPGA的可重构交换机架构和设计方法方面还缺少深入研究,主要表现在难以实现基于模块细粒度的SDN处理流程重构,现有工作复用程度低,同时无法为开源的SDN数据平面设计提供技术支持。为此,提出一种基于FPGA的SDN交换平面实现结构——RESSP(FPGA-based REconfigurable SDN Switching Pipeline)。RESSP将报文处理流程拆解成多个可动态加载的模块,针对交换机具体的应用场景,利用FPGA可编程特性对硬件功能模块进行增加、删除或替换,从而针对实际需求设计出相应的报文处理逻辑。此外,基于RESSP实现了一个SDN交换机的原型系统MiniSwitch。MiniSwitch验证了RESSP在教学科研实验中快速重构所需SDN数据平面的可行性和可扩展性。 展开更多
关键词 软件定义网络 现场可编程门阵列 交换结构 可重构 开源 网络教学
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部