期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到261篇文章
< 1 2 … 14 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种基于C单元的三节点翻转自恢复锁存器
1
作者 徐辉 朱烁 +3 位作者 孙皓洁 马瑞君 梁华国 黄正峰 《计算机工程与科学》 CSCD 北大核心 2024年第1期37-45,共9页
随着集成电路中工艺尺寸的不断缩减,锁存器也越来越容易受到粒子辐射引起的三节点翻转的影响。针对该问题,基于C单元的结构,提出一种低功耗、低延时和高鲁棒性的三节点翻转并自恢复的MKEEP锁存器。通过仿真实验和PVT的波动实验表明,相... 随着集成电路中工艺尺寸的不断缩减,锁存器也越来越容易受到粒子辐射引起的三节点翻转的影响。针对该问题,基于C单元的结构,提出一种低功耗、低延时和高鲁棒性的三节点翻转并自恢复的MKEEP锁存器。通过仿真实验和PVT的波动实验表明,相对于其他拥有三节点容忍或自恢复能力的锁存器,该锁存器拥有低功耗、低延迟和更小的面积开销,且对工艺、电压和温度的敏感度较低,优势明显。 展开更多
关键词 粒子辐射 三节点翻转 锁存器 自恢复
下载PDF
基于故障感知容错路由算法的可重构架构设计
2
作者 欧阳一鸣 陈荣景 +1 位作者 王奇 梁华国 《电子测量与仪器学报》 CSCD 北大核心 2023年第5期108-116,共9页
当路由器发生永久性故障时会影响网络的通信性能,现有的容错方法大多都是采用重路由策略,绕行路径的不确定性不仅会带来较长的绕行延迟甚至故障节点周围形成热点导致死锁。针对二维网状网络中的各种故障情况,设计了一种新的路由器架构—... 当路由器发生永久性故障时会影响网络的通信性能,现有的容错方法大多都是采用重路由策略,绕行路径的不确定性不仅会带来较长的绕行延迟甚至故障节点周围形成热点导致死锁。针对二维网状网络中的各种故障情况,设计了一种新的路由器架构——DRRA,通过添加的组件将不同的输入端口和输出端口连接起来,并定义了3种不同的具体连接方式,当数据包遇到故障节点时,会根据具体故障位置及路由信息选择合适方式直接绕过该故障节点,保证网络的连接性。实验结果表明,本文所提出的方案与其他容错方案性比不会产生过多的硬件开销,并且在网络存在多个故障节点的情况下保持良好的性能和可靠性。在热点流量模式下,本文提出的方案与ReRS方案相比可以降低57.4%的平均数据包传输延迟,与MiCoF相比可以降低38.9%的平均数据包传输延迟。 展开更多
关键词 片上网络 容错 可重构 路由算法
原文传递
约束输入精简的多扫描链BIST方案 被引量：15
3
作者 梁华国 刘军 +2 位作者 蒋翠云 欧阳一鸣 易茂祥 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2007年第3期371-375,共5页
运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容... 运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容量更少,测试应用时间明显缩短,总体性能得到提升;并且能够很好地适应于传统的EDA设计流. 展开更多
关键词 内建自测试 输入精简 线性反馈移位寄存器 折叠计数器 多扫描链 测试数据压缩
下载PDF
一种选择折叠计数状态转移的BIST方案 被引量：12
4
作者 梁华国 方祥圣 +2 位作者 蒋翠云 欧阳一鸣 易茂祥 《计算机研究与发展》 EI CSCD 北大核心 2006年第2期343-349,共7页
提出了一种选择折叠计数状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距离来控制确定的测试模式生成,使得产生的测试模式集与原测试集相等·既解决了测试集的压缩,又克服了... 提出了一种选择折叠计数状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距离来控制确定的测试模式生成,使得产生的测试模式集与原测试集相等·既解决了测试集的压缩,又克服了不同种子所生成的测试模式之间的重叠、冗余·实验结果证明,建议的方案不仅具有较高的测试数据压缩率,而且能够非常有效地减少测试应用时间,平均测试应用时间仅仅是类似方案的4%· 展开更多
关键词 内建自测试 折叠计数器 测试数据压缩
下载PDF
基于交替与连续长度码的有效测试数据压缩和解压 被引量：69
5
作者 梁华国 蒋翠云 《计算机学报》 EI CSCD 北大核心 2004年第4期548-554,共7页
提出了新一类的变 -变长度压缩码 ,称之为交替与连续长度码 .该文在测试序列中直接编码连续的“0”和“1”以及交替变化位的长度 ,压缩一个预先计算的测试集 ,无需像其它文章中受限制仅仅编码连续的“0” .这种交替与连续长度码由两部... 提出了新一类的变 -变长度压缩码 ,称之为交替与连续长度码 .该文在测试序列中直接编码连续的“0”和“1”以及交替变化位的长度 ,压缩一个预先计算的测试集 ,无需像其它文章中受限制仅仅编码连续的“0” .这种交替与连续长度码由两部分组成 ,即交替和连续部分 .它的解压体系结构是一个简单的有限状态机并且不需要一个分离的循环扫描移位寄存器 .试验结果显示 ,这种编码能够有效地压缩测试数据 ,并且更优于Golomb和FDR码对输入数据流中的变化压缩 . 展开更多
关键词 测试集编码 变-变长度码 数据压缩 数据解压 内建自测试
下载PDF
一种基于FPGA的微处理器软错误敏感性分析方法 被引量：6
6
作者 梁华国 孙红云 +6 位作者 孙骏 黄正峰 徐秀敏 易茂祥 欧阳一鸣 鲁迎春 闫爱斌 《电子与信息学报》 EI CSCD 北大核心 2017年第1期245-249,共5页
为了自动快速地分析微处理器对软错误的敏感性,该文提出一种基于FPGA故障注入的软错误敏感性分析方法。在FPGA芯片上同时运行有故障和无故障的两个微处理器,并充分利用FPGA的并行性,把故障注入控制、故障分类、故障列表等模块均在硬件... 为了自动快速地分析微处理器对软错误的敏感性,该文提出一种基于FPGA故障注入的软错误敏感性分析方法。在FPGA芯片上同时运行有故障和无故障的两个微处理器,并充分利用FPGA的并行性,把故障注入控制、故障分类、故障列表等模块均在硬件上实现,自动快速地完成全部存储位的故障注入。以PIC16F54微处理器为实验对象,基于不同负载分别注入约30万个软错误用以分析微处理器软错误敏感性,并对敏感性较高的单元加固后再次进行分析,验证该方法的有效性。实验数据表明,使用该方法进行故障注入及敏感性分析所需的时间比软件仿真方法提高了4个数量级。 展开更多
关键词 FPGA 故障注入 单粒子翻转 软错误 敏感性分析
下载PDF
一种双模互锁的容软错误静态锁存器 被引量：6
7
作者 梁华国 黄正峰 +1 位作者 王伟 詹文法 《宇航学报》 EI CAS CSCD 北大核心 2009年第5期2020-2024,2061,共6页
针对太空环境下粒子辐射引发的软错误已经成为芯片失效的主导原因，提出一种容软错误锁存器结构——DIL—SET。该结构在内部构建基于C单元的双模互锁结构，针对单事件翻转进行防护。ISCAS-89标准电路在UMC0．18um工艺下的实验表明，使用... 针对太空环境下粒子辐射引发的软错误已经成为芯片失效的主导原因，提出一种容软错误锁存器结构——DIL—SET。该结构在内部构建基于C单元的双模互锁结构，针对单事件翻转进行防护。ISCAS-89标准电路在UMC0．18um工艺下的实验表明，使用DIL—SET代替未经加固的静态锁存器，面积开销增加4．99％～53．47％，软错误率平均下降99％以上。 展开更多
关键词 软错误 双模互锁 单事件翻转 C单元
下载PDF
部分向量奇偶位切分的LFSR重新播种方法 被引量：6
8
作者 梁华国 詹凯华 +1 位作者 蒋翠云 易茂祥 《计算机学报》 EI CSCD 北大核心 2007年第10期1689-1695,共7页
提出一种基于部分测试向量奇偶位切分的LFSR重新播种测试方法.针对确定测试集中各个测试向量包含确定位的位数有较大差异以及测试向量所含的确定位大多连续成块的特点,通过奇偶切分部分确定位较多的向量,使得编码压缩的LFSR度数得到有... 提出一种基于部分测试向量奇偶位切分的LFSR重新播种测试方法.针对确定测试集中各个测试向量包含确定位的位数有较大差异以及测试向量所含的确定位大多连续成块的特点,通过奇偶切分部分确定位较多的向量,使得编码压缩的LFSR度数得到有效降低,从而提高了测试数据压缩率.其解压缩电路仍然采用单个LFSR进行解码与切分向量的合并.与目前国际同类编码压缩方法相比,具有测试数据压缩率高、解压硬件开销低、测试数据传输协议简单等特点. 展开更多
关键词 LFSR编码 重新播种 奇偶位的切分 测试数据压缩 混合模式测试
下载PDF
并行折叠计数器的BIST方案 被引量：4
9
作者 梁华国 李鑫 +2 位作者 陈田 王伟 易茂祥 《电子学报》 EI CAS CSCD 北大核心 2012年第5期1030-1033,共4页
本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的... 本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的EDA设计流程. 展开更多
关键词 内建自测试 线性反馈移位寄存器 并行折叠计数器 多扫描链 测试数据压缩
下载PDF
使用双重种子压缩的混合模式自测试 被引量：38
10
作者 梁华国 蒋翠云 《计算机研究与发展》 EI CSCD 北大核心 2004年第1期214-220,共7页
提出了一种基于扫描混合模式的内建自测试的新颖结构 为了减少确定测试模式的存储需求 ,它依赖一个双重种子压缩方案 ,采用编码折叠计数器种子作为一个LFSR种子 ,压缩确定测试立方体的个数以及它的宽度 这种建议的内建自测试结构是完... 提出了一种基于扫描混合模式的内建自测试的新颖结构 为了减少确定测试模式的存储需求 ,它依赖一个双重种子压缩方案 ,采用编码折叠计数器种子作为一个LFSR种子 ,压缩确定测试立方体的个数以及它的宽度 这种建议的内建自测试结构是完全相容于标准的扫描设计 ,简单而具有柔性 ,并且多个逻辑芯核可以共享 实验结果表明 ,这种建议的方案比先前所公布方法需要更少的测试数据存储 。 展开更多
关键词 内建自测试 确定的内建自测试 存储与生成方案 测试数据压缩
下载PDF
应用对称编码的测试数据压缩解压方法 被引量：8
11
作者 梁华国 蒋翠云 罗强 《计算机研究与发展》 EI CSCD 北大核心 2011年第12期2391-2399,共9页
随着超大规模集成电路制造技术的快速发展,单个芯片上已能够集成的晶体管数目越来越多.由于各种知识产权芯核集成到一个芯片上,这样给集成电路测试带来了巨大的挑战,测试数据压缩技术能够有效降低对昂贵的ATE性能要求.提出一种对称编码... 随着超大规模集成电路制造技术的快速发展,单个芯片上已能够集成的晶体管数目越来越多.由于各种知识产权芯核集成到一个芯片上,这样给集成电路测试带来了巨大的挑战,测试数据压缩技术能够有效降低对昂贵的ATE性能要求.提出一种对称编码方法,能有效地提高测试数据压缩率,降低测试成本.传统的编码技术采用对0游程或1游程进行编码,但由于ATPG工具生成的测试集中存在大量的无关位(X位),因此以前编码方法未能有效利用测试集的特征.该方法采用对称计算游程的方法,它同时对提出的4类对称性游程编码,且能减短对应码字长度,有效提高压缩率.实验结果和理论分析表明该方案能较以往方法能取得很好的压缩效果,且能适应多样编码对象,硬件结构简单易行. 展开更多
关键词 测试数据压缩 SOC测试 游程 无关位 SVC编码
下载PDF
一种缓解NBTI效应引起电路老化的门替换方法 被引量：12
12
作者 梁华国 陶志勇 李扬 《电子测量与仪器学报》 CSCD 2013年第11期1011-1017,共7页
45 nm工艺下,负偏置温度不稳定性(negative bias temperature instability,NBTI)效应是限制电路的性能的首要因素。为了缓解NBTI效应引起的电路老化,提出了1个基于门替换方法的设计流程框架和门替换算法。首先利用已有的电路老化分析框... 45 nm工艺下,负偏置温度不稳定性(negative bias temperature instability,NBTI)效应是限制电路的性能的首要因素。为了缓解NBTI效应引起的电路老化,提出了1个基于门替换方法的设计流程框架和门替换算法。首先利用已有的电路老化分析框架来预测集成电路在其服务生命期内的最大老化,然后以门的权值作为指标来识别关键门,最后采用门替换算法对电路中的部分门进行替换。基于ISCAS85基准电路和45 nm晶体管工艺的试验结果表明,相对于已有的方法,采用文中的门替换方法,使得NBTI效应引起的电路老化程度平均被缓解了9.11%,有效地解决了控制输入向量(input vector control,IVC)方法不适用于大电路问题。 展开更多
关键词 负偏置温度不稳定性 门替换 电路老化
下载PDF
时序敏感的容软错误电路选择性加固方案 被引量：7
13
作者 梁华国 陈凡 黄正峰 《电子测量与仪器学报》 CSCD 2014年第3期247-254,共8页
由于瞬态故障引起的电路软错误问题越来越严重,现有的选择性加固方案通常带来较大的时序和面积开销。针对这些问题,提出了在电路时序松弛路径使用高可靠性时空冗余触发器来加固电路的方案。该方案在不降低电路性能且面积开销很小的情况... 由于瞬态故障引起的电路软错误问题越来越严重,现有的选择性加固方案通常带来较大的时序和面积开销。针对这些问题,提出了在电路时序松弛路径使用高可靠性时空冗余触发器来加固电路的方案。该方案在不降低电路性能且面积开销很小的情况下,达到电路容错性能的最大提高。ISCAS’89基准电路的实验数据显示,平均面积开销为60.26%就能将整个电路的软错误率降低90%以上。针对可靠性、性能和面积开销,提出了综合评价指标RAPP。本方案在加固30%、50%、70%和90%时,和相关文献相比,RAPP值都是最小的,达到了三者的最佳折中。 展开更多
关键词 时序裕度 软错误 电路性能 可靠性 选择性加固
下载PDF
抗单粒子翻转的低功耗锁存器设计 被引量：4
14
作者 梁华国 李昕 +1 位作者 王志 黄正峰 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2017年第8期1549-1556,共8页
随着CMOS工艺缩减至纳米尺寸,锁存器对空间辐射环境中高能粒子引起的软错误越发敏感.为缓解软错误对锁存器电路的影响,提出一种基于45 nm CMOS工艺的单粒子翻转自恢复的低功耗锁存器.该锁存器使用3个C单元构成内部互锁的结构,每个C单元... 随着CMOS工艺缩减至纳米尺寸,锁存器对空间辐射环境中高能粒子引起的软错误越发敏感.为缓解软错误对锁存器电路的影响,提出一种基于45 nm CMOS工艺的单粒子翻转自恢复的低功耗锁存器.该锁存器使用3个C单元构成内部互锁的结构,每个C单元的输出节点的状态由另2个C单元的输出节点决定;任意C单元的输出节点发生单粒子翻转后,该锁存器将通过内部互锁的反馈路径将翻转节点恢复正确;在瞬态脉冲消散后没有节点处于高阻态,提出的锁存器适用于采用了时钟门控技术的低功耗电路.大量的SPICE仿真结果表明,与已有的加固锁存器相比,文中提出的锁存器在延时、功耗、面积开销和软错误加固能力上取得了良好的平衡,平均节省57.53%的面积-功耗-延时积开销;详尽的蒙特卡洛仿真实验表明,该锁存器对工艺、供电电压和温度的波动不敏感. 展开更多
关键词 单粒子翻转 软错误 C单元 瞬态故障 自恢复
下载PDF
双硅通孔在线容错方案 被引量：2
15
作者 梁华国 李黄祺 +2 位作者 常郝 刘永 欧阳一鸣 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2016年第7期1169-1174,共6页
三维集成电路是延续摩尔定律的重要手段.针对三维集成电路中硅通孔(TSV)良率不高的问题,提出一种双TSV在线容错方案.该方案采用相互耦合的通道结构来减小TSV的失效概率;通过设计反馈性的泄漏电流关闭结构来实时监控TSV的泄漏电流,以达... 三维集成电路是延续摩尔定律的重要手段.针对三维集成电路中硅通孔(TSV)良率不高的问题,提出一种双TSV在线容错方案.该方案采用相互耦合的通道结构来减小TSV的失效概率;通过设计反馈性的泄漏电流关闭结构来实时监控TSV的泄漏电流,以达到自动屏蔽泄漏故障的目的;设计了对称的短暂放电结构,在TSV发生电阻开路故障时实现对输出信号的自动修复.理论分析和实验结果表明,文中方案可在无测试时间和电路端口开销且不中断电路正常工作的前提下,对TSV的泄漏和电阻开路2种故障进行在线容错,有效地提高三维集成电路的良率和可靠性. 展开更多
关键词 三维集成电路 硅通孔 在线容错 泄漏故障 电阻开路故障
下载PDF
基于RAS结构优化测试时间和数据量的测试方案 被引量：2
16
作者 梁华国 祝沈财 +1 位作者 陈田 张念 《电子学报》 EI CAS CSCD 北大核心 2008年第12期2418-2422,共5页
大规模高密度的集成电路在测试中遇到了测试数据量大,测试时间长等问题.对此,本文提出了一种带有折叠集的完全测试方案.该方案利用RAS(Random access scan)结构控制经输入精简的扫描单元,先生成若干折叠集检测电路中大部分的故障,然后... 大规模高密度的集成电路在测试中遇到了测试数据量大,测试时间长等问题.对此,本文提出了一种带有折叠集的完全测试方案.该方案利用RAS(Random access scan)结构控制经输入精简的扫描单元,先生成若干折叠集检测电路中大部分的故障,然后直接控制扫描单元生成剩余故障的测试向量.本方案生成的折叠集故障检测率高,所需控制数据少.实验数据表明与同类方法相比,本方案能有效减少测试数据量和测试时间. 展开更多
关键词 输入精简 折叠计数器 数据压缩 随机访问扫描
下载PDF
一种可配置的老化预测传感器设计 被引量：3
17
作者 梁华国 汪静 +3 位作者 黄正峰 李志杰 徐辉 李扬 《电路与系统学报》 北大核心 2013年第1期205-211,共7页
随着工艺尺寸的缩减,老化导致的电路不稳定现象越来越严重。由于NBTI效应造成的老化是渐进的,因此老化是可预测的。由此提出了一种具有可配置延迟单元的老化预测电路,并将其中的稳定性校验器和锁存器的功能进行了整合。在老化的不同时期... 随着工艺尺寸的缩减,老化导致的电路不稳定现象越来越严重。由于NBTI效应造成的老化是渐进的,因此老化是可预测的。由此提出了一种具有可配置延迟单元的老化预测电路,并将其中的稳定性校验器和锁存器的功能进行了整合。在老化的不同时期,针对老化程度,动态调节延迟单元的延迟大小,得到不同的保护带宽度,从而提高老化预测的准确率。并通过反馈电路达到对稳定性校验器的输出进行锁存的目的。与经典结构相比,电路在面积上平均节省20.6%左右,在功耗方面减少36%左右。Spice模拟器的仿真结果证实了电路的优越性。 展开更多
关键词 失效预测 老化 可配置 整合 反馈电路
下载PDF
一种基于折叠计数器重新播种的确定自测试方案 被引量：44
18
作者 梁华国 聚贝勒.海伦布昂特 汉斯-耶西姆.冯特利希 《计算机研究与发展》 EI CSCD 北大核心 2001年第8期931-938,共8页
提出了一种基于扫描自测试的确定与混合模式新方案 ,这种方案依赖于一个新型的模式生成器 ,它主要配备一个可编程的约翰逊计数器 ,称之为折叠计数器 .这种新技术首先使用一个小的线性反馈移位寄存器(L FSR) ,生成伪随机测试模式测试容... 提出了一种基于扫描自测试的确定与混合模式新方案 ,这种方案依赖于一个新型的模式生成器 ,它主要配备一个可编程的约翰逊计数器 ,称之为折叠计数器 .这种新技术首先使用一个小的线性反馈移位寄存器(L FSR) ,生成伪随机测试模式测试容易测试的故障 ,并且获得一个硬故障测试立方集 T;其次采用经典的输入精简技术 ,集合 T的测试立方宽度可以被压缩 ;最终为了能够找出合理的小数目折叠计数器种子 ,来生成这个确定的测试立方集 T,给出了其理论背景和实用算法 .试验结果表明 ,这个所建议的方案与先前所公布的基于线性反馈移位寄存器和约翰逊计数器的重新播种方法相比 ,具有非常出色的结果 .因此它提供了一种有效的。 展开更多
关键词 自测试 折叠计数器 伪随机测试 集成电路
下载PDF
一种新颖高效抗SEU/SET锁存器设计 被引量：3
19
作者 梁华国 王旭明 黄正峰 《微电子学与计算机》 CSCD 北大核心 2014年第7期27-31,36,共6页
随着工艺技术的发展,集成电路对单粒子效应的敏感性不断增加,因而设计容忍单粒子效应的加固电路日益重要.提出了一种新颖的针对单粒子效应的加固锁存器设计,可以有效地缓解单粒子效应对于电路芯片的影响.该锁存器基于DICE和C单元的混合... 随着工艺技术的发展,集成电路对单粒子效应的敏感性不断增加,因而设计容忍单粒子效应的加固电路日益重要.提出了一种新颖的针对单粒子效应的加固锁存器设计,可以有效地缓解单粒子效应对于电路芯片的影响.该锁存器基于DICE和C单元的混合结构,并采用了双模冗余设计.SPICE仿真结果证实了它具有良好的抗SEU/SET性能,软错误率比M.Fazeli等人提出的反馈冗余锁存器结构减少了44.9%.与经典的三模冗余结构比较,面积开销减少了28.6%,功耗开销降低了超过47%. 展开更多
关键词 单粒子翻转 单粒子瞬态 锁存器 软错误 双模冗余
下载PDF
考虑单粒子多瞬态故障的数字电路失效概率评估 被引量：3
20
作者 梁华国 袁德冉 +1 位作者 闫爱斌 黄正峰 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2016年第3期505-512,共8页
为了准确评估电路的失效概率,提出一种考虑单粒子多瞬态(SEMT)的数字电路失效概率评估方法.该方法通过解析电路门级网表提取SEMT故障位置对;使用双指数电流源模型模拟故障注入,通过SEMT脉冲复合模型将SEMT脉冲转化为复合的SET脉冲并沿... 为了准确评估电路的失效概率,提出一种考虑单粒子多瞬态(SEMT)的数字电路失效概率评估方法.该方法通过解析电路门级网表提取SEMT故障位置对;使用双指数电流源模型模拟故障注入,通过SEMT脉冲复合模型将SEMT脉冲转化为复合的SET脉冲并沿数据通路向下游传播;在脉冲传播过程中,使用SEMT脉冲屏蔽模型评估逻辑屏蔽、电气屏蔽与时窗屏蔽效应,使用电路失效概率计算方法得到电路总体失效概率.实验结果表明,与同类方法相比,文中方法计算结果更为精确;与基于统计的蒙特卡罗方法相比,该方法的相对误差仅为2%,能够有效地指导集成电路容错设计. 展开更多
关键词 失效概率 软错误 单粒子多瞬态 信号概率
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 14 下一页 到第 页
使用帮助 返回顶部