期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
基于FPGA的多通道采集传输模块的设计 被引量:3
1
作者 董卫珍 衡总 张磊磊 《电子技术与软件工程》 2017年第17期117-118,共2页
由于多通道体制的声纳具有高信噪比和高精度等特性,它已经成为当前声纳的主流。因此,多通道信号的实时、高效采集尤为关键。本文提出了一种基于FPGA的多通道声纳采集模块,它利用FPGA产生AD芯片的控制信号,并将采集到的串行数据转换为并... 由于多通道体制的声纳具有高信噪比和高精度等特性,它已经成为当前声纳的主流。因此,多通道信号的实时、高效采集尤为关键。本文提出了一种基于FPGA的多通道声纳采集模块,它利用FPGA产生AD芯片的控制信号,并将采集到的串行数据转换为并行数据,最后将采集到的数据传至信号预处理模块。该设计具有高精度、低噪的特点,可同时对多路信号进行AD采集、处理和传输,采集数据有效位数达12bit,采样频率可达240Ksps。 展开更多
关键词 FPGA AD7690 采集
下载PDF
19例食物中毒的急救与护理
2
作者 董卫珍 《吉林医学》 CAS 2012年第5期1117-1117,共1页
食物中毒指食用了有毒有害物质污染的食品或食用了含有害物质的食品后出现的急性.亚急性疾病.此病是内科常见急诊之一,如不及时抢救,会危及食物中毒患者的生命.
关键词 食物中毒 急救 护理
下载PDF
声呐多通道接收机测试系统的设计与实现 被引量:3
3
作者 李淑萍 董卫珍 李玉娥 《声学与电子工程》 2020年第4期48-51,67,共5页
传统的声呐接收机通道测试需要使用多台仪器联合测试,所需的成本较高、操作复杂,且无法对通道特性进行全面准确的分析。针对这些缺陷,文章设计了一种声呐多通道测试系统,并开发了基于LabView的通道特性测试软件,用于实现对接收机通道各... 传统的声呐接收机通道测试需要使用多台仪器联合测试,所需的成本较高、操作复杂,且无法对通道特性进行全面准确的分析。针对这些缺陷,文章设计了一种声呐多通道测试系统,并开发了基于LabView的通道特性测试软件,用于实现对接收机通道各项性能指标的测试。实验结果表明该系统具有操作便捷、测试准确、稳定性高等优点,满足对接收机性能的测试需求。 展开更多
关键词 声呐 多通道 接收机 LABVIEW 测试系统
下载PDF
糖尿病患者的心理护理与健康教育 被引量:3
4
作者 陈艳琴 董卫珍 《吉林医学》 CAS 2013年第5期964-965,共2页
目的:探讨心理护理和健康教育在糖尿病治疗、预防并发症过程中的积极作用。方法:采用与住院患者进行交谈、填写问卷、定期随访的方法获得对比资料。结果:通过心理护理、健康教育,患者遵医行为自我管理能力显著提高。结论:合理有效的心... 目的:探讨心理护理和健康教育在糖尿病治疗、预防并发症过程中的积极作用。方法:采用与住院患者进行交谈、填写问卷、定期随访的方法获得对比资料。结果:通过心理护理、健康教育,患者遵医行为自我管理能力显著提高。结论:合理有效的心理护理、健康教育可使患者掌握科学的糖尿病防治知识,提高患者治疗的依从性和自我管理能力,有效控制血糖,延缓并发症发生。 展开更多
关键词 心理护理 健康教育 糖尿病并发症
下载PDF
FPGA在发射检测中的应用
5
作者 任娟 文明 董卫珍 《电子技术与软件工程》 2015年第24期45-46,共2页
发射机是声纳系统的重要组成部分,为声纳系统提供大功率发射信号,它的稳定性对整个系统至关重要,因此需要对发射分机各单元或模块的重要输出信号进行实时在线检测。本文提出一种基于FPGA的发射检测电路,不仅能实时检测发射功放通道的工... 发射机是声纳系统的重要组成部分,为声纳系统提供大功率发射信号,它的稳定性对整个系统至关重要,因此需要对发射分机各单元或模块的重要输出信号进行实时在线检测。本文提出一种基于FPGA的发射检测电路,不仅能实时检测发射功放通道的工作状态、采集信号源输出波形和功放输出的包络信号,还能监测发射仓内的温度、电路板的工作姿态等。在湖、海试中实际工作的测试结果表明,这种电路具有信息处理实时高效、多通道高速采集、传输距离长以及抗噪声干扰性好等特点。 展开更多
关键词 FPGA 发射检测 多通道采集 串口通讯
下载PDF
高速PCM信号解码电路设计
6
作者 衡总 董卫珍 《电子技术与软件工程》 2017年第17期85-87,共3页
为了准确接收解码某系统的高速PCM数据,设计以PLL方式的时钟、数据恢复电路(CDR),实现硬件时钟同步、码同步,并进行串并转换完成对高速PCM码的解调。该电路对高速NRZI串行信号完成均衡后,转换为高速ECL电平逻辑,利用延时异或运算提取时... 为了准确接收解码某系统的高速PCM数据,设计以PLL方式的时钟、数据恢复电路(CDR),实现硬件时钟同步、码同步,并进行串并转换完成对高速PCM码的解调。该电路对高速NRZI串行信号完成均衡后,转换为高速ECL电平逻辑,利用延时异或运算提取时钟信息,由PLL完成时钟提取与数据对齐。电路测试表明该方法能够有效地利用已有串行数据流产生具备合适相位的同步采样时钟信号,电路设计已用于某设备,具有工作稳定,抗干扰能力强的特点。 展开更多
关键词 PCM CDR PLL 延时异或
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部