-
题名多通道高速HDLC处理器的设计与实现
被引量：6
- 1
-
-
作者
陆园琳
乔庐峰
王志功
-
机构
东南大学射频与光电集成电路研究所
-
出处
《电子学报》
EI
CAS
CSCD
北大核心
2003年第11期1630-1633,共4页
-
基金
江苏省首批十五科技攻关项目 (No.BG2 0 0 0 0 1 0 1 )
-
文摘
本文详述了由一个具有分时处理能力的HDLC处理器对 12 8逻辑通道数据进行高速、并行、实时处理的设计与实现过程 ,并讨论了其实现关键技术 ,给出了系统中关键结点的功能仿真波形图 .
-
关键词
高级数据链路控制规程
通信协议
时分复用
现场可编程门阵列
-
Keywords
Communication
Communication channels (information theory)
Computer simulation
Field programmable gate arrays
Time division multiplexing
-
分类号
TP368.1
[自动化与计算机技术—计算机系统结构]
-
-
题名PCI总线多用户数据缓冲区管理器的实现
被引量：1
- 2
-
-
作者
乔庐峰
王志功
黄斌
陆园琳
-
机构
东南大学射频与光电集成电路研究所
南京通信工程学院 南京
-
出处
《电子与信息学报》
EI
CSCD
北大核心
2005年第7期1162-1166,共5页
-
基金
江苏省首批十五科技攻关项目(BG2000010-1)资助课题
-
文摘
分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形。从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待时间和最小缓冲区数量等工作参数。给出了多用户缓冲区管理器中所需要最小存储区的计算方法。以分析为基础,采用XILINX的XCV600EPQ240实现了128用户缓冲区管理器电路,并在实际系统中进行了测试和验证。
-
关键词
VLSL
PCI总线
先入先出存储器
缓冲区管理
现场可编程门阵列
-
Keywords
VLSI, PCI bus, FIFO memory, Buffer manager, FPGA
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
-
题名通用128用户PCI-Qbus桥接器的实现
- 3
-
-
作者
乔庐峰
王志功
黄斌
陆园琳
-
机构
东南大学射频与光电集成电路研究所
通信工程学院电信工程系南京
-
出处
《高技术通讯》
EI
CAS
CSCD
2004年第10期39-42,共4页
-
文摘
设计了一种适合于多用户接入设备的通用128用户PCI-Qbus(Queue bus)桥接器。采用队列和链表结构进行数据收发管理，收发方向上的用户状态信息和桥接器状态信息可以独立传递，能够独立配置每个用户的工作属性。采用Xilinx的FPGA xc2s200pq208和xcv600ehq240分别实现PCI-Qbus桥接器和作为用户电路的128通道HDLC数据帧处理器，建立了桥接器功能测试系统。测试表明可以满足128个64Kbit／s用户的数据传输的要求。
-
关键词
桥接器
PCI
收发
通用
行数据
用户电路
S200
V600
接入设备
FPGA
-
分类号
TP393
[自动化与计算机技术—计算机应用技术]
TP336
[自动化与计算机技术—计算机系统结构]
-
-
题名128用户PCI桥接器的数据结构设计与性能分析
- 4
-
-
作者
乔庐峰
王志功
陆园琳
黄斌
-
机构
东南大学射频与光电集成电路研究所
解放军理工大学通信工程学院
-
出处
《通信学报》
EI
CSCD
北大核心
2005年第1期74-79,共6页
-
基金
江苏省十五科技攻关基金资助项目(BG2000010-1)
-
文摘
对一种支持 128 个用户的 PCI 总线桥接器电路所采用的电路结构、数据结构进行了分析,给出了总线时钟利用率和用户最大等待时间的分析公式,并在 PCI 总线规范和对电路进行时序仿真的基础上确定了公式的关键参数,给出了典型应用条件下的系统性能分析曲线。整个设计以现场可编程门阵列(FPGA)进行了功能验证。
-
关键词
电路与系统
PCI总线
桥接器
描述符
现场可编程门阵列
-
Keywords
circuit and system
PCI
bridge
descriptor
FPGA
-
分类号
TN722
[电子电信—电路与系统]
-
