期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到6篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种高速Viterbi译码器幸存路径管理模块的改进结构 被引量：2
1
作者 陈亦灏 李成诗 +1 位作者 李小进 赖宗声 《微电子学与计算机》 CSCD 北大核心 2007年第8期99-101,105,共4页
针对高速Viterbi译码器的高速,低延迟,低电路复杂度的要求,在分段执行的Hybrid Trace Forward方法的基础上,提出了一种新的幸存路径管理模块(SMU)结构—固定段长的结构。对于(m,n,k)的Viterbi译码器,约束长度为k,则固定段长为k-1,既节... 针对高速Viterbi译码器的高速,低延迟,低电路复杂度的要求,在分段执行的Hybrid Trace Forward方法的基础上,提出了一种新的幸存路径管理模块(SMU)结构—固定段长的结构。对于(m,n,k)的Viterbi译码器,约束长度为k,则固定段长为k-1,既节省了存储空间,又消除了回溯过程,从而降低了延迟时间和电路复杂度。文中设计了一个(2,1,7)Viterbi译码器的SMU模块,采用固定长度为6的结构。相比于传统的分段执行的Hybrid Trace Forward结构,译码延迟减小了17%,输出数据间隔减小了33%,并且省去了存储器的使用。 展开更多
关键词 混合式前向追踪 延迟时间 固定段长 回溯
下载PDF
多双曲正切法则在高线性度CMOS混频器设计中的分析与应用 被引量：1
2
作者 沈怿皓 张润曦 +4 位作者 张炜杰 陈亦灏 李勇 景一欧 赖宗声 《电子器件》 CAS 2008年第4期1150-1154,共5页
研究了CMOS电路中多双曲正切法则的应用对线性度产生的影响。分析并推导了两种非平衡差分对结构的差分输出电流和等效跨导的公式。给出了电路线性度最优时,多补偿偏置结构的补偿偏置电压VK的表达式。基于理论分析结果,设计了一个应用多... 研究了CMOS电路中多双曲正切法则的应用对线性度产生的影响。分析并推导了两种非平衡差分对结构的差分输出电流和等效跨导的公式。给出了电路线性度最优时,多补偿偏置结构的补偿偏置电压VK的表达式。基于理论分析结果,设计了一个应用多双曲正切法则的CMOS吉尔伯特混频器电路。流片采用UMC0.18μmRF-CMOS工艺,经过测量,所得到的参数与理论分析及仿真值吻合,证明了理论分析的可行性。 展开更多
关键词 CMOS射频集成电路 双曲正切法则 线性度 混频器
下载PDF
符合EPC C1 G2标准的UHF RFID阅读器数字基带ASIC实现
3
作者 刘静 顾彬 +4 位作者 陈亦灏 张润曦 刘炎华 蒋颖丹 赖宗声 《微电子学》 CAS CSCD 北大核心 2010年第5期657-661,共5页
为了实现UHF RFID单芯片阅读器,提出了一种UHF RFID阅读器数字基带的电路结构。该数字基带基于EPC Global Class1 Gen2标准,对PIE编码、升余弦滤波器、希尔伯特滤波器、CRC5/16校验单元、FIR和IIR信道滤波器、采样电路、FM0译码、碰撞... 为了实现UHF RFID单芯片阅读器,提出了一种UHF RFID阅读器数字基带的电路结构。该数字基带基于EPC Global Class1 Gen2标准,对PIE编码、升余弦滤波器、希尔伯特滤波器、CRC5/16校验单元、FIR和IIR信道滤波器、采样电路、FM0译码、碰撞检测、控制单元等模块进行算法级、RTL级、网表级和物理级版图设计,后仿各项功能正确,符合系统要求。按照标准ASIC设计流程进行物理设计实现,并采用IBM 0.13μm 8金属的RF数模混合工艺流片。设计的RFID数字基带系统约27万门,面积为3 mm×3 mm,可应用于单芯片RFID阅读器。 展开更多
关键词 Class1 GEN2 超高频射频识别 数字基带
原文传递
一个基于扫描方法的DFT设计与实现 被引量：2
4
作者 张炜杰 陈亦灏 +2 位作者 沈怿皓 赖宗声 段春丽 《微电子学与计算机》 CSCD 北大核心 2008年第5期169-172,共4页
DFT技术已经成为集成电路设计的一个重要组成部分.详细介绍了基于扫描测试的DFT原理和实现步骤,并对一个32位FIFO存储器电路实例进行扫描设计.根据扫描链的特点和电路多时钟域问题,采用了三种设计方案,整个流程包括了行为级Verilog代码... DFT技术已经成为集成电路设计的一个重要组成部分.详细介绍了基于扫描测试的DFT原理和实现步骤,并对一个32位FIFO存储器电路实例进行扫描设计.根据扫描链的特点和电路多时钟域问题,采用了三种设计方案,整个流程包括了行为级Verilog代码的修改、扫描设计综合以及自动测试模板产生(ATPG).对不同的设计方案给出了相应的故障覆盖率,并对生成的模板进行压缩优化,减少了测试仿真时间.最后分析了导致故障覆盖率不同的一些因素和设计中的综合考虑. 展开更多
关键词 可测性设计 扫描测试 扫描链 故障覆盖率
下载PDF
符合EPC C1G2标准的阅读器数字基带编解码模块设计和FPGA验证
5
作者 周灏 陈亦灏 +1 位作者 许帅 赖宗声 《电子器件》 CAS 2009年第2期438-441,共4页
编解码模块是RFID阅读器数字基带的重要模块,负责对来自数据存储单元的信号编码以及对来自采样模块的信号解码。本文设计了符合EPC C1G2标准的阅读器数字基带部分的编解码模块,并且在FPGA上验证。编解码模块包括CRC编码和校验,PIE编码,... 编解码模块是RFID阅读器数字基带的重要模块,负责对来自数据存储单元的信号编码以及对来自采样模块的信号解码。本文设计了符合EPC C1G2标准的阅读器数字基带部分的编解码模块,并且在FPGA上验证。编解码模块包括CRC编码和校验,PIE编码,FM0解码。FPGA验证结果显示该设计能够在协议规定的频率范围内正常工作。 展开更多
关键词 射频识别 EPCC1G2 循环冗余校验 PIE FM0
下载PDF
Viterbi译码器路径度量模块的低功耗设计
6
作者 姜淼 陈亦灏 +2 位作者 徐俊 陶佰睿 李刚 《齐齐哈尔大学学报（自然科学版）》 2007年第6期41-44,共4页
从功耗的角度,对符合DVB-T标准的维特比译码器的路径度量单元进行了优化设计。为了实现低功耗设计,加比选单元采用了改进的T算法来实现,同时路径度量值只需要5位表示;路径度量管理单元采用了串并结合的结构来实现,并采用了5级流水线的... 从功耗的角度,对符合DVB-T标准的维特比译码器的路径度量单元进行了优化设计。为了实现低功耗设计,加比选单元采用了改进的T算法来实现,同时路径度量值只需要5位表示;路径度量管理单元采用了串并结合的结构来实现,并采用了5级流水线的路径度量存储结构。 展开更多
关键词 DVB-T 卷积码 维特比译码器 FPGA
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部