期刊文献+
共找到13,743篇文章
< 1 2 250 >
每页显示 20 50 100
多层堆叠中晶圆级金金键合的可靠性提升
1
作者 商庆杰 张丹青 +1 位作者 宋洁晶 杨志 《电子工艺技术》 2024年第2期19-21,28,共4页
基于电学互联的贯穿硅通孔技术和高精度金金圆片键合技术,开发了一套可应用于制备三维集成射频(RF)收发系统的工艺,并利用反应离子刻蚀机(RIE)中氧气加六氟化硫的键合前处理技术解决了多层堆叠中键合强度较弱的问题。经过扫描电镜(SEM)... 基于电学互联的贯穿硅通孔技术和高精度金金圆片键合技术,开发了一套可应用于制备三维集成射频(RF)收发系统的工艺,并利用反应离子刻蚀机(RIE)中氧气加六氟化硫的键合前处理技术解决了多层堆叠中键合强度较弱的问题。经过扫描电镜(SEM)观察和分析,键合强度弱确认为芯片贴装过程中晶圆表面沾污所致。传统的湿法前处理有一定的局限性,氧气等离子体方法去污能力较弱,均无法用于去除遗留的沾污。利用反应离子刻蚀机氧气加六氟化硫的前处理方式进行键合前处理,不仅增强了去污能力,而且将旧金表面低活性的金层去除,露出干净、活性高的新金表面,有效提升了金金键合的强度,为多层金金键合提供了一种有效的键合前处理方法。 展开更多
关键词 金金键合 多层堆叠 反应离子刻蚀机 MEMS
下载PDF
镍钯金表面引线键合工艺的可靠性及应用
2
作者 崔洪波 方健 +2 位作者 宋洋 孟祥毅 吴峰 《电子工艺技术》 2024年第2期14-18,共5页
通过模拟前道工序的实际装配环境,研究了镀镍钯金基板在不同工况条件和不同钯/金层厚度情况下对表面键合强度的影响。结果表明,通过280℃高温回流后,镀层表面会出现少量Cu元素,但对键合强度影响不大。Au/Pd镀层厚度增加均有利于提高可... 通过模拟前道工序的实际装配环境,研究了镀镍钯金基板在不同工况条件和不同钯/金层厚度情况下对表面键合强度的影响。结果表明,通过280℃高温回流后,镀层表面会出现少量Cu元素,但对键合强度影响不大。Au/Pd镀层厚度增加均有利于提高可键合性。在本文的镀层体系中,均可完成高可靠性键合。通过150±3℃,168 h的高温贮存试验表明,Pd和Au界面均可作为键合界面,高温贮存前后平均键合强度均在11 cN以上,满足标准且非常稳定。 展开更多
关键词 镍钯金 镀层厚度 键合强度 高温贮存 可靠性
下载PDF
8寸CMP设备对小尺寸镀铜InP晶圆的工艺开发
3
作者 成明 赵东旭 +3 位作者 王云鹏 王飞 范翊 姜洋 《光学精密工程》 EI CAS CSCD 北大核心 2024年第3期392-400,共9页
为了实现在8寸化学机械抛光设备上进行小尺寸镀铜InP晶圆的减薄抛光工作,提高设备的兼容性,缩减工艺步骤,减少过多操作导致InP晶圆出现裂纹暗伤和表面颗粒增加等问题,自制特殊模具,使小尺寸InP晶圆在8寸化学机械抛光设备上进行加工,再根... 为了实现在8寸化学机械抛光设备上进行小尺寸镀铜InP晶圆的减薄抛光工作,提高设备的兼容性,缩减工艺步骤,减少过多操作导致InP晶圆出现裂纹暗伤和表面颗粒增加等问题,自制特殊模具,使小尺寸InP晶圆在8寸化学机械抛光设备上进行加工,再根据InP晶圆易碎的缺陷问题,通过调整设备的抛光头压力、转速和抛光垫的转速等相关工艺参数,使其满足后续键合工艺的相关需求。实验结果表明:在使用特殊模具下,当抛光头的压力调整为20.684 kPa、抛光头与抛光垫的转速分别为:93 r/min和87 r/min时,InP晶圆的表面粗糙度达到:Ra≤1 nm;表面铜层的去除速率达到3857×10^(-10)/min;后续与8寸晶圆的键合避免键合位置出现空洞等缺陷,实现2寸InP晶圆在8寸设备上的CMP工艺,大大降低了CMP工艺成本,同时避免晶圆在转移过程中出现表面颗粒度增加和划伤的情况,实现了InP晶圆与Si晶圆的异质键合及Cu互连工艺。 展开更多
关键词 化学机械抛光 磷化铟 去除速率 键合 表面粗糙度
下载PDF
一种高精度快速激光修调方案设计
4
作者 贾晨强 李文昌 +2 位作者 阮为 刘剑 张天一 《半导体技术》 北大核心 2024年第2期171-177,共7页
在激光修调过程中,激光的修调路径和控制策略是影响修调精度和修调速度的关键因素,而常规激光修调方案难以同时满足高精度和快速修调。因此,提出了一种高精度快速激光修调方案,使用“离散+连续”结构的金属薄膜电阻图形提高修调效率和... 在激光修调过程中,激光的修调路径和控制策略是影响修调精度和修调速度的关键因素,而常规激光修调方案难以同时满足高精度和快速修调。因此,提出了一种高精度快速激光修调方案,使用“离散+连续”结构的金属薄膜电阻图形提高修调效率和可靠性;利用阶梯形的激光修调路径提升修调精度;采用动态测试步长的控制策略提高修调速度。采用上述方案对60个金属薄膜电阻样品进行激光修调,结果表明:修调精度可达0.004%,平均测试步长为2.53,验证了所提出的修调方案可有效提升修调精度和修调速度。进一步将该方案应用在200个温度传感器芯片的校准中,结果表明200个温度传感器芯片的测温误差均校准至±0.2℃以内,平均测试步长为6.29。 展开更多
关键词 激光修调 修调精度 修调速度 金属薄膜电阻 阶梯形修调路径 动态测试步长
原文传递
基于硅基过滤片的精子优选芯片设计与优化
5
作者 李金坤 童先宏 +3 位作者 江小华 周典法 魏钰 周成刚 《传感器与微系统》 CSCD 北大核心 2024年第2期81-84,88,共5页
利用半导体工艺技术构建了一种基于硅基过滤片的精子优选微流控芯片,具有高活力的精子会克服重力,在微孔的引导下游向精子收集池。分别在7,15,30,60 min对收集池中的精子取样,采用计算机辅助精子分析(CASA)系统进行精液常规检测、精子... 利用半导体工艺技术构建了一种基于硅基过滤片的精子优选微流控芯片,具有高活力的精子会克服重力,在微孔的引导下游向精子收集池。分别在7,15,30,60 min对收集池中的精子取样,采用计算机辅助精子分析(CASA)系统进行精液常规检测、精子形态学和DNA碎片分析;对硅基过滤片的孔间距和筛选时间进行了优化。结果表明:6μm孔间距和15 min筛选时间为最佳的精子优选方案。所构建的基于硅基过滤片的精子优选芯片,可以有效优选出具有高活力且DNA完整性和形态正常率较高的精子。芯片精液吞吐量大,活动精子回收率较高,有一定的临床价值,同时提供了一种简单易操作的标准化精子优选流程。 展开更多
关键词 硅基过滤片 精子优选 微流控芯片 DNA碎片率 精子形态
下载PDF
一种20GHz0.65mm节距CQFP外壳
6
作者 刘洋 余希猛 +2 位作者 杨振涛 刘林杰 李伟业 《半导体技术》 CAS 北大核心 2024年第3期292-296,共5页
提出了一种应用频率达20 GHz的0.65 mm节距陶瓷四边引线扁平封装(CQFP)外壳,对高频信号的传输采用共面波导-垂直过孔-共面波导-引线的结构。对成型引线附近的阻抗不连续性进行了分析,通过信号传输引线的非等宽设计,改善了引线部位的阻... 提出了一种应用频率达20 GHz的0.65 mm节距陶瓷四边引线扁平封装(CQFP)外壳,对高频信号的传输采用共面波导-垂直过孔-共面波导-引线的结构。对成型引线附近的阻抗不连续性进行了分析,通过信号传输引线的非等宽设计,改善了引线部位的阻抗突变,提高了信号的传输带宽。通过板级联合仿真和布线优化,将外壳应用频率提升至20 GHz。利用GSG探针对外壳样品进行测试,实测结果表明,该结构在DC~20 GHz插入损耗优于-1 dB,回波损耗不大于-15 dB。该CQFP外壳通过了机械和环境可靠性试验,可应用于高频高可靠封装领域。 展开更多
关键词 高频 陶瓷四边引线扁平封装(CQFP) 阻抗 引线 0.65 mm节距 陶瓷外壳
原文传递
一种基于倒装芯片的超宽带BGA封装差分传输结构
7
作者 杨振涛 余希猛 +4 位作者 张俊 段强 杨德明 白宇鹏 刘林杰 《半导体技术》 北大核心 2024年第1期91-96,共6页
随着高速数字电路和射频微波电路对时钟频率和带宽的要求越来越高,差分传输结构因其优良的噪声抑制和抗干扰性能而受到越来越多的重视。提出了一种基于倒装芯片的超宽带球栅阵列(BGA)封装差分传输结构。整体传输结构包括采用陶瓷材料制... 随着高速数字电路和射频微波电路对时钟频率和带宽的要求越来越高,差分传输结构因其优良的噪声抑制和抗干扰性能而受到越来越多的重视。提出了一种基于倒装芯片的超宽带球栅阵列(BGA)封装差分传输结构。整体传输结构包括采用陶瓷材料制作的倒装芯片用基板、BGA封装焊球和印制电路板(PCB)。主要分析了差分垂直传输结构的尺寸参数对阻抗和截止频率的影响,并利用阶梯过孔减小阻抗不连续性。整体结构的传输性能通过矢量网络分析仪测试的散射参数来表征。测试与仿真结果具有较好的一致性,在DC~60 GHz频段,差分传输结构的回波损耗≤-15 dB,插入损耗优于-1 dB,为超宽带倒装芯片的封装设计提供参考。 展开更多
关键词 陶瓷基板 倒装芯片 球栅阵列(BGA)封装差分传输结构 垂直互连 高次模 信号完整性
原文传递
研磨型AlN基板表面腐蚀对AlN-AMB覆铜板剥离强度的影响
8
作者 许海仙 曾祥勇 +2 位作者 王吕华 朱家旭 汤文明 《半导体技术》 CAS 北大核心 2024年第3期246-251,共6页
为了解决研磨型氮化铝(AlN)基板制备的氮化铝活性金属钎焊(AlN-AMB)覆铜板剥离强度低的问题,采用浓度为0.25 mol/L的NaOH水溶液,在50℃条件下,对研磨型AlN基板表面进行腐蚀,开展腐蚀前后AlN基板表面微观形貌及AlN-AMB覆铜板界面剥离强... 为了解决研磨型氮化铝(AlN)基板制备的氮化铝活性金属钎焊(AlN-AMB)覆铜板剥离强度低的问题,采用浓度为0.25 mol/L的NaOH水溶液,在50℃条件下,对研磨型AlN基板表面进行腐蚀,开展腐蚀前后AlN基板表面微观形貌及AlN-AMB覆铜板界面剥离强度等的对比探究。结果表明,研磨型AlN基板表面存在大量破碎晶粒和微裂纹,所制备的AlN-AMB覆铜板气孔率较高,界面剥离强度只有5.787 N/mm。腐蚀可有效去除其表面破碎晶粒和微裂纹,提升AlN基板表面致密度和一致性。采用35 min腐蚀AlN基板制备的AlN-AMB覆铜板气孔率大幅降低,剥离强度提升至10.632 N/mm,相比处理前提升了83.7%。 展开更多
关键词 氮化铝基板 活性金属钎焊(AMB) 腐蚀 显微组织结构 剥离强度
原文传递
基于PFMEA的集成电路芯片银导电胶粘接工艺可靠性研究
9
作者 程晓冉 丁鸷敏 +1 位作者 吴照玺 孟猛 《电子制作》 2024年第1期113-116,共4页
微电子封装中,芯片银导电胶粘接工艺的质量会直接影响集成电路的可靠性。针对银导电胶粘接工艺的可靠性问题,本文提出了一种基于PFMEA的芯片粘接工艺风险识别方法,通过开展潜在失效模式分析,找到了芯片粘接工艺中的高风险环节,并制定了... 微电子封装中,芯片银导电胶粘接工艺的质量会直接影响集成电路的可靠性。针对银导电胶粘接工艺的可靠性问题,本文提出了一种基于PFMEA的芯片粘接工艺风险识别方法,通过开展潜在失效模式分析,找到了芯片粘接工艺中的高风险环节,并制定了相应控制方法,有效提升了芯片粘接工艺质量,为微电子封装工艺开展PFMEA分析提供参考依据。 展开更多
关键词 集成电路 银导电胶粘接 PFMEA 可靠性
下载PDF
有机基板用增层膜性能与一致性的探讨
10
作者 李会录 张国杰 +3 位作者 魏韦华 李轶楠 刘卫清 杜博垚 《电子与封装》 2024年第2期26-33,共8页
增层膜是集成电路封装用有机基板的关键材料,起到绝缘、导热和的电气连接的作用。增层膜性能是由树脂体系、固化体系、填料以及膜的半固化处理等因素决定的。从国内外增层膜研究现状以及集成电路封装用有机基板的发展趋势出发,研究影响... 增层膜是集成电路封装用有机基板的关键材料,起到绝缘、导热和的电气连接的作用。增层膜性能是由树脂体系、固化体系、填料以及膜的半固化处理等因素决定的。从国内外增层膜研究现状以及集成电路封装用有机基板的发展趋势出发,研究影响增层膜性能一致性的因素,并对增层膜低收缩率、高剥离力、低介电性和热稳定性的发展方向进行了探讨。控制电子级环氧树脂环氧当量、分子量和分子量大小分布等性能可实现膜加工性和性能一致性。环氧基的增层膜是高密度封装有机基板的主流产品,随着介电常数和损耗越来越小的要求,环氧树脂非极性和对称官能团的改性变得越来越重要。 展开更多
关键词 有机基板 增层膜 成膜性 填料 半固化
下载PDF
晶圆键合设备对准和传送机构研究综述
11
作者 吴尚贤 王成君 +1 位作者 王广来 杨道国 《电子与封装》 2024年第3期1-9,共9页
随着微机电系统和3D集成封装的快速发展,多功能高性能器件、小体积低功耗器件、耐高温耐高压器件以及小型化高集成度器件是目前封装领域研究的重点。晶圆键合设备对于这些高性能、多功能、小型化、耐高温、耐高压、低功耗的集成封装器... 随着微机电系统和3D集成封装的快速发展,多功能高性能器件、小体积低功耗器件、耐高温耐高压器件以及小型化高集成度器件是目前封装领域研究的重点。晶圆键合设备对于这些高性能、多功能、小型化、耐高温、耐高压、低功耗的集成封装器件的量产起着至关重要的作用,因此对晶圆键合设备及其对准机构和传送机构的研究也十分重要。介绍了常用的晶圆键合设备与晶圆键合工艺、对准机构和传送机构的工作原理以及主要的晶圆键合设备厂商现状,同时对晶圆键合设备对准和传送机构的发展趋势进行展望,其未来将朝着高精度、高对准速度、高吸附度和高可靠性的方向发展。 展开更多
关键词 晶圆键合 键合工艺 对准机构 传送机构
下载PDF
基于改进PSPNet的掩模优化算法
12
作者 祁攀 汤府鑫 徐辉 《兰州工业学院学报》 2024年第1期6-11,共6页
针对现有深度学习方法中掩模生成质量较低的问题,提出了一种改进的PSPNet掩模优化模型,能够生成较高质量的掩模。保留PSPNet中提取网络ResNet50优秀的残差设计,在此基础上增加卷积注意力机制模块,使模型更加关注掩模边缘,将边缘信息充... 针对现有深度学习方法中掩模生成质量较低的问题,提出了一种改进的PSPNet掩模优化模型,能够生成较高质量的掩模。保留PSPNet中提取网络ResNet50优秀的残差设计,在此基础上增加卷积注意力机制模块,使模型更加关注掩模边缘,将边缘信息充分的保留至下一层,便于最后上采样生成掩模。上采样过程中只使用双线性插值会导致冗余信息的增加,将双线性插值和像素重组融合,在提高上采样过程的分辨率的同时,保留更多特征,不增加冗余信息,提高掩模生成的质量。最后,加入DICE损失函数,与传统回归损失MSE结合,联合优化模型。结果表明:改进后网络较改进前掩模质量提升了7.1%,同时生成的掩模冗余更少,拐角更加顺滑,便于制造。 展开更多
关键词 掩模优化 ResNet50 卷积注意力机制 DICE损失
下载PDF
A Novel Multiple DBC-staked units Package to Parallel More Chips for SiC Power Module
13
作者 Xiaoshuang Hui Puqi Ning +4 位作者 Tao Fan Yuhui Kang Kai Wang Yunhui Mei Guangyin Lei 《CES Transactions on Electrical Machines and Systems》 EI CSCD 2024年第1期72-79,共8页
Silicon carbide(SiC) power modules play an essential role in the electric vehicle drive system. To improve their performance, reduce their size, and increase production efficiency, this paper proposes a multiple stake... Silicon carbide(SiC) power modules play an essential role in the electric vehicle drive system. To improve their performance, reduce their size, and increase production efficiency, this paper proposes a multiple staked direct bonded copper(DBC) unit based power module packaging method to parallel more chips. This method utilizes mutual inductance cancellation effect to reduce parasitic inductance. Because the conduction area in the new package is doubled, the overall area of power module can be reduced. Entire power module is divided into smaller units to enhance manufacture yield, and improve design freedom. This paper provides a detailed design, analysis and fabrication procedure for the proposed package structure. Additionally, this paper offers several feasible solutions for the connection between power terminals and DBC untis. With the structure, 18dies were paralleled for each phase-leg in a econodual size power module. Both simulation and double pulse test results demonstrate that, compared to conventional layouts, the proposed package method has 74.8% smaller parasitic inductance and 34.9% lower footprint. 展开更多
关键词 Silicon carbide Electric vehicle Power modules PACKAGE
下载PDF
金丝球焊近壁键合技术
14
作者 张路非 晏海超 +2 位作者 李席安 何学东 夏念 《电子工艺技术》 2024年第2期29-32,36,共5页
在引线键合工艺应用中,由于球焊键合工艺具有键合方向灵活、键合速度快等优势,在半导体芯片的封装互联领域被广泛应用。针对金丝球焊键合工艺中的近壁键合问题进行了研究,从键合方式、劈刀设计两个方面进行优化、改进,制定了两种不同的... 在引线键合工艺应用中,由于球焊键合工艺具有键合方向灵活、键合速度快等优势,在半导体芯片的封装互联领域被广泛应用。针对金丝球焊键合工艺中的近壁键合问题进行了研究,从键合方式、劈刀设计两个方面进行优化、改进,制定了两种不同的解决方案,并分析了两种方案的应用局限性。 展开更多
关键词 引线键合 金丝球焊 近壁键合 深腔键合 复合键合
下载PDF
基于叠层组装和双腔体结构的高密度集成技术
15
作者 臧艳丽 王洋 +2 位作者 高虎 武林 徐绕琪 《电子工艺技术》 2024年第1期35-38,共4页
针对高功能密度集成的需求及系统级封装的关键技术,重点介绍了双腔体的结构设计思路、三维芯片堆叠技术、引脚成型技术,并进行了难点分析。通过客户使用工艺性设计模拟分析的结果显示:芯片、元器件超过200℃的时间均控制在25 s以内,双... 针对高功能密度集成的需求及系统级封装的关键技术,重点介绍了双腔体的结构设计思路、三维芯片堆叠技术、引脚成型技术,并进行了难点分析。通过客户使用工艺性设计模拟分析的结果显示:芯片、元器件超过200℃的时间均控制在25 s以内,双腔体封装后的产品经过回流焊接,温度分布对元器件影响不大,产品元件的可耐受峰值温度和时间可控。通过可靠性模拟分析,温度循环条件下,芯片和低应力粘接胶、陶瓷片材料参数存在差异,芯片内部会产生内应力,叠层芯片受到的最大等效应力100 MPa,温度变化对系统级封装中三维堆叠芯片的可靠性评估非常重要。基于真实的产品数据进行温度冲击、随机振动、恒定加速度模拟分析,结果证明选择的低应力粘接胶和双腔体结构设计能够满足产品高可靠的需求。 展开更多
关键词 系统级封装 芯片叠层 高可靠 高密度
下载PDF
基于TEOS源LPCVD设备的设计开发
16
作者 彭浩 姬常晓 赵瓛 《电子工艺技术》 2024年第1期56-60,共5页
在以TEOS源为SiO_(2)薄膜淀积源的低压化学气相沉积(LPCVD)工艺过程中,频繁出现薄膜厚度均匀性差、表面颗粒度高、设备维护周期短的问题。针对这个问题,设计并开发出一种适用于半导体工艺中的立式LPCVD设备。在设备结构上,工艺腔采用双... 在以TEOS源为SiO_(2)薄膜淀积源的低压化学气相沉积(LPCVD)工艺过程中,频繁出现薄膜厚度均匀性差、表面颗粒度高、设备维护周期短的问题。针对这个问题,设计并开发出一种适用于半导体工艺中的立式LPCVD设备。在设备结构上,工艺腔采用双管式结构,以提高气氛场均匀性;在晶舟系统中,增加自旋转功能,以提高晶圆表面气体含量的均匀性;为延长设备维护周期,并降低工艺颗粒度,排气管道增加伴热带和冷阱装置。基于此,通过工艺验证,有效提高了设备在线生产应用的可靠性。 展开更多
关键词 立式LPCVD 工艺腔 旋转舟架 排气管道
下载PDF
芯片三维集成激光隐形切割技术
17
作者 廖承举 杜金泽 +3 位作者 卢茜 张剑 孔欣 常文涵 《电子工艺技术》 2024年第1期1-5,13,共6页
随着新一代信息装备内部SiP集成密度不断提升,传统的平面混合集成技术已接近极限,芯片三维集成技术必将成为未来SiP内部集成的主流形态,激光隐形切割技术是芯片三维集成技术的关键技术之一。介绍了激光隐形切割技术在芯片三维集成中的... 随着新一代信息装备内部SiP集成密度不断提升,传统的平面混合集成技术已接近极限,芯片三维集成技术必将成为未来SiP内部集成的主流形态,激光隐形切割技术是芯片三维集成技术的关键技术之一。介绍了激光隐形切割技术在芯片三维集成中的用途。通过传统分片技术与隐形切割技术的比较,阐述了各种晶圆分片工艺的技术特点,对隐形切割的基本原理、改质层的形成机理、切割方法、激光器参数选择做了详细分析。重点介绍了隐形切割技术在GaAs芯片三维集成分片工艺中的典型应用,对有关问题给出了解决方案。 展开更多
关键词 芯片三维集成 激光隐形切割 GaAs晶圆分片
下载PDF
硅基芯片低空洞率底部填充工艺技术研究
18
作者 兰元飞 焦庆 +4 位作者 姬峰 张鹏哲 孙浩洋 尤嘉 郭珍荣 《科学技术创新》 2024年第6期91-94,共4页
以相控阵天线接收子阵硅基芯片为研究对象,从底部填充点胶针头选型、倒装芯片清洗、底部填充胶分配模式方面研究了硅基芯片底部填充工艺技术,测试了芯片底部填充外观、芯片底部填充空洞率以及接收子阵电性能。结果表明使用合适的点胶针... 以相控阵天线接收子阵硅基芯片为研究对象,从底部填充点胶针头选型、倒装芯片清洗、底部填充胶分配模式方面研究了硅基芯片底部填充工艺技术,测试了芯片底部填充外观、芯片底部填充空洞率以及接收子阵电性能。结果表明使用合适的点胶针头、选取适宜的清洗条件、采用适宜的底部填充胶分配模式完成底部填充的硅基芯片边缘胶层无开裂、无空洞,底部填充胶高度约为芯片厚度的2/3,底部填充区总空洞率<10%,单个空洞率<2%,底部填充后接收子阵增益下降≤2 dB,满足接收子阵性能指标要求。实现了接收子阵硅基芯片低空洞率底部填充工艺技术的应用。 展开更多
关键词 硅基芯片 底部填充 工艺技术
下载PDF
基于两步刻蚀工艺的锥形TSV制备方法
19
作者 田苗 刘民 +3 位作者 林子涵 付学成 程秀兰 吴林晟 《半导体技术》 CAS 北大核心 2024年第4期316-322,共7页
以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。... 以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10~40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充,成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充,验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺,在降低成本的同时提高了2.5D/3D封装技术的性能。 展开更多
关键词 硅通孔(TSV) 锥形 种子层 电镀填充 薄膜沉积
原文传递
芯片ATE测试CP电修调的优化分析
20
作者 朱刚俊 张洪俞 《集成电路应用》 2024年第3期62-63,共2页
阐述一种芯片ATE测试之CP电修调的测试优化方法,该方法使测试效率明显提高,极大程度降低芯片的测试成本,对测试机台的硬件要求不高,可以适用于各种不同测试平台的CP测试。
关键词 集成电路 TRIM FUSE CP Test 电修调 烧铝
下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部