期刊文献+
共找到4,703篇文章
< 1 2 236 >
每页显示 20 50 100
面向SoC系统的可扩展UVM自动化验证平台
1
作者 刘斌 虞小鹏 谭年熊 《电子设计工程》 2024年第7期158-163,共6页
得益于设计IP的成熟可靠性,目前SoC系统能够基于设计IP实现快速构建。在SoC系统构建过程中,往往需要考虑从IP模块到SoC系统的功能验证。为了能够减小SoC系统构建与功能验证之间的项目压力,提出了一种可快速构建、可扩展、可复用的自动... 得益于设计IP的成熟可靠性,目前SoC系统能够基于设计IP实现快速构建。在SoC系统构建过程中,往往需要考虑从IP模块到SoC系统的功能验证。为了能够减小SoC系统构建与功能验证之间的项目压力,提出了一种可快速构建、可扩展、可复用的自动化验证平台。该平台基于UVM、Python、Mako技术,同时具备SV、UVM、C的测试能力,可以快速部署验证平台,有利于验证环境,标准化测试指令规范了测试代码。在不同验证层次中投入试用,有效节省了96.9%的构建测试平台时间,减少了66.2%的测试框架代码,减少了66.4%的测试用例代码。该平台已作为独立EDA产品,参与到多个芯片研发。 展开更多
关键词 SOC UVM 验证平台 自动化
下载PDF
芯粒功能划分方法与互连体系综述
2
作者 陈龙 黄乐天 《集成电路与嵌入式系统》 2024年第2期41-49,共9页
目前,芯片设计面临“面积墙”的挑战,这为芯片制造带来了高昂的流片成本。芯粒技术可以通过成熟的工艺制程制造较小面积的芯片,然后通过先进封装方式打破面积墙的限制,实现芯片的敏捷设计,降低设计成本。而设置多大的芯粒颗粒度可以满... 目前,芯片设计面临“面积墙”的挑战,这为芯片制造带来了高昂的流片成本。芯粒技术可以通过成熟的工艺制程制造较小面积的芯片,然后通过先进封装方式打破面积墙的限制,实现芯片的敏捷设计,降低设计成本。而设置多大的芯粒颗粒度可以满足芯片设计的灵活需求,是利用芯粒技术的一个核心问题。芯粒功能的划分也影响着芯粒间的互连结构,如何实现各功能芯粒间互连是最终实现芯片功能的关键。因此,本文综述国内外近年来对芯粒功能划分上的研究、在芯粒设计空间上的探索以及芯粒功能划分对芯粒间互连网络影响,并指出芯粒的设计方法学是未来芯粒技术发展的重要研究方向。 展开更多
关键词 芯粒 芯粒功能颗粒度 芯粒间互连 AMD SIP
下载PDF
基于X87指令集的浮点除法运算单元设计
3
作者 赵鹏 《微型电脑应用》 2024年第1期65-68,共4页
基于X87指令集架构,在TSMC 65nm的工艺库下,采用SRT-16算法设计一种浮点除法运算单元。SRT-16算法主要是通过采用重叠商与余数计算部分的结构来进行优化处理,使得在原有传统算法SRT-4的基础上增加的电路面积较少,并且使得循环次数减少一... 基于X87指令集架构,在TSMC 65nm的工艺库下,采用SRT-16算法设计一种浮点除法运算单元。SRT-16算法主要是通过采用重叠商与余数计算部分的结构来进行优化处理,使得在原有传统算法SRT-4的基础上增加的电路面积较少,并且使得循环次数减少一半,并且在处理商的结果中引入商的飞速转换技术。通过对基于SystemVerilog自动对比平台的搭建,通过C对比模型,完成自动对比,加速验证的速度,进行功能覆盖统计,完成覆盖率100%。通过DC综合检测电路的时序情况,对电路进行时序优化,完成满足时序要求1.08ns,工作频率为900MHz。 展开更多
关键词 X87指令集 SRT算法 飞速转换技术 功能覆盖率
下载PDF
基于移动机器人的V2X室内仿真平台
4
作者 马小陆 胡佳伟 《湖北理工学院学报》 2024年第1期1-8,61,共9页
针对V2X场景测试存在费用高、危险系数大和场景难搭建等问题,提出了一种基于移动机器人的V2X室内仿真平台。该仿真平台由室内移动机器人、V2X设备和显示终端组成,移动机器人实时获取自身的坐标、速度、偏航角等数据,通过滤波和校准处理... 针对V2X场景测试存在费用高、危险系数大和场景难搭建等问题,提出了一种基于移动机器人的V2X室内仿真平台。该仿真平台由室内移动机器人、V2X设备和显示终端组成,移动机器人实时获取自身的坐标、速度、偏航角等数据,通过滤波和校准处理后转换为GNSS数据,并通过网络通信将GNSS数据发送给V2X设备。为了验证该仿真平台的有效性,设计了V2X前向碰撞场景,并进行了实验测试。测试结果表明,该仿真平台能有效地进行V2X场景的测试。 展开更多
关键词 移动机器人 V2X GNSS 前向碰撞
下载PDF
基于Innovus混合放置的布局规划方法优化
5
作者 赵超峰 孙希延 +2 位作者 纪元法 肖有军 林孔成 《半导体技术》 北大核心 2024年第1期64-70,共7页
随着集成电路后端设计中宏单元数量增多,传统布局规划方法效率低且耗时,而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足,提出了一种优化的MP布局规划方法,通过控制宏单... 随着集成电路后端设计中宏单元数量增多,传统布局规划方法效率低且耗时,而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足,提出了一种优化的MP布局规划方法,通过控制宏单元通道空间和标准单元密度大小、固定边界宏单元位置及脚本修复TSMC芯片集成检查(TCIC)违例的方法解决MP技术存在的问题。研究结果表明,优化的MP方式保留了MP技术的性能、功耗和面积(PPA)优势,且相比于传统方式布线长度优化了28%,时序违例优化了65%,功耗优化了609%。该方案可为多宏单元大规模设计的布局规划提供参考。 展开更多
关键词 布局规划 设计约束 参数调整 通道空间规划 优化的混合放置(MP)技术
原文传递
基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法
6
作者 郭仲杰 苏昌勖 +3 位作者 许睿明 程新齐 余宁梅 李晨 《电子学报》 EI CAS CSCD 北大核心 2024年第2期486-499,共14页
针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方... 针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑. 展开更多
关键词 CMOS图像传感器 列并行ADC 单斜式ADC 两步式 全并行 时间数字转换器
下载PDF
基于“承影”GPGPU的张量处理器设计
7
作者 师雨洁 杨翔 +1 位作者 刘旭东 何虎 《微电子学与计算机》 2024年第5期109-116,共8页
针对神经网络对算力和通用性的需求进一步扩大,基于开源项目“承影”GPGPU,设计了张量处理器,可以对卷积、通用矩阵乘进行加速。首先,分析现有张量处理器设计方案及其对应算法,与直接进行卷积计算进行对比,分析性能差异。然后,提出基于... 针对神经网络对算力和通用性的需求进一步扩大,基于开源项目“承影”GPGPU,设计了张量处理器,可以对卷积、通用矩阵乘进行加速。首先,分析现有张量处理器设计方案及其对应算法,与直接进行卷积计算进行对比,分析性能差异。然后,提出基于三维乘法树结构的张量处理器设计,将其部署在Xilinx VCU128开发板上。在VCU128开发板上,张量处理器的工作频率为222 MHz。同时,开发了指数运算单元,辅助完成神经网络运算。在VCU128开发板上的工作频率为159 MHz。最后,利用编写汇编程序的方法,验证张量处理器的功能正确性。引入张量处理器后,预期运行时间明显减少。 展开更多
关键词 通用图形处理器 张量处理器 卷积 通用矩阵乘 指数运算
下载PDF
改善同塔混压双回直流输电线路电磁环境研究
8
作者 戚无限 郝思鹏 +1 位作者 周叶 荀道玉 《环境技术》 2024年第3期183-190,共8页
为了改善高压直流输电线路日益严重的电磁影响,提出混压双回直流输电线路布置的新方案。新方案线路布置通过改变极导线空间几何架构,重构极导线电晕后正负离子的空间分布状态来减弱直流输电线路对环境的电磁影响,研究其电磁环境具有重... 为了改善高压直流输电线路日益严重的电磁影响,提出混压双回直流输电线路布置的新方案。新方案线路布置通过改变极导线空间几何架构,重构极导线电晕后正负离子的空间分布状态来减弱直流输电线路对环境的电磁影响,研究其电磁环境具有重要意义。本文基于Kaptzov假设,运用COMSOL多物理场耦合计算了新方案和常规布置下直流线路的离子流浓度、合成电场、走廊宽度以及合成电场在不同风速下的变化。结果表明,选择合适的新布置方案可有效改善电磁环境影响,节约输电走廊资源。此外,新方案布置下直流线路特有的低值域不对称电磁环境具有优异的抗风性与稳定性。 展开更多
关键词 电磁影响 新方案布置 直流输电线路 同塔混压 不对称电磁环境
下载PDF
考虑多输入转换效应的时序建模
9
作者 丁文杰 姜海洋 +1 位作者 张展华 曹鹏 《集成电路与嵌入式系统》 2024年第1期32-38,共7页
随着集成电路工艺的不断发展,因电路工作主频的提升和工艺偏差影响的加剧,导致多输入转换(MIS)效应对电路静态时序分析的影响愈发不容忽视,使得传统的单输入转换(SIS)模式单元时序建库方式难以规避保持时间和建立时间的违规。为了表征MI... 随着集成电路工艺的不断发展,因电路工作主频的提升和工艺偏差影响的加剧,导致多输入转换(MIS)效应对电路静态时序分析的影响愈发不容忽视,使得传统的单输入转换(SIS)模式单元时序建库方式难以规避保持时间和建立时间的违规。为了表征MIS效应在时序分析中的影响,近年来多个MIS延时模型被提出,但目前大多数模型忽略了输入转换时间和负载对MIS效应的影响,因此精度不高。同时这些模型分别对每个单元进行建模,忽略了MIS效应与单元的晶体管级拓扑结构的关系,进一步影响了表征精度且需要较高表征成本。本文提出了一种基于异质图神经网络的MIS单元延时预测框架,将多输入单元的晶体管级拓扑电路建模成为异质图,利用异质图对影响MIS延时因素进行了全面且有效的表征,多个输入门的MIS效应可以训练为统一模型。在16 nm工艺下,该模型在多组多输入单元上进行了验证。实验结果表明,该模型在将建模开销减少至ANN模型所需开销8.8%的情况下,对于单元的平均误差仅为1.19%,相比ANN模型,精度提高了2.05倍。 展开更多
关键词 多输入转换 异质图神经网络 单元延时模型 静态时序分析
下载PDF
基于强化学习的阈值电压分配漏功耗优化方法研究
10
作者 张展华 王家豪 +1 位作者 丁文杰 曹鹏 《集成电路与嵌入式系统》 2024年第2期57-63,共7页
随着先进工艺的演进,泄漏功耗在集成电路总功耗中的占比不断增大,已逐渐成为制约电路功耗降低的重要因素之一。在已有的漏功耗优化方法中,基于阈值电压分配的方法具有指数关系的功耗优化效果,并且对已进行的布局布线不产生影响,因而被... 随着先进工艺的演进,泄漏功耗在集成电路总功耗中的占比不断增大,已逐渐成为制约电路功耗降低的重要因素之一。在已有的漏功耗优化方法中,基于阈值电压分配的方法具有指数关系的功耗优化效果,并且对已进行的布局布线不产生影响,因而被广泛采用。然而,在商用签核工具中,为了保持伪线性复杂度而限制了底层算法所做的全局搜索,使得难以获得最优结果。本文提出一种基于图神经网络和强化学习的联合优化框架RL LPO,实现高效的门单元阈值电压分配。在RL LPO中,采用图神经网络GraphSAGE编码电路的时序和物理信息对目标单元及其局部邻域信息进行聚合;采用深度确定性策略梯度(Deep Deterministic Policy Gradient,DDPG)强化学习算法,在奖励函数的指导下,考虑漏功耗和时序变化进行阈值电压的分配。本文提出的门单元阈值电压分配框架RL LPO在28 nm工艺下由IWLS2005和Opencores基准电路进行验证,与商用签核工具相比,在不增加时序违例的前提下,RL LPO降低了至少2.1%的额外漏功耗,并实现了至少4.2倍的加速。 展开更多
关键词 漏功耗优化 阈值电压 图神经网络 强化学习
下载PDF
考虑模块翻转和空白区域再分配的基于静电场的固定边框布图规划
11
作者 刘端祥 黄富兴 +1 位作者 李兴权 朱文兴 《集成电路与嵌入式系统》 2024年第1期46-57,共12页
目前,基于解析方法的布图规划取得了很好的结果,模块翻转有实际应用场景且可以进一步优化结果,但解析方法尚无法处理模块翻转问题。因此,本文首次尝试使用统一的解析方法来解决这一问题,提出了一种新的力,即翻转力。在总体布图规划阶段... 目前,基于解析方法的布图规划取得了很好的结果,模块翻转有实际应用场景且可以进一步优化结果,但解析方法尚无法处理模块翻转问题。因此,本文首次尝试使用统一的解析方法来解决这一问题,提出了一种新的力,即翻转力。在总体布图规划阶段,翻转力能根据线长将每个模块翻转到理想的方向。此外,基于静电场模型设计了一个新的总体布图规划流程。在该流程中,本文对超大型模块的密度计算进行了特殊处理,以减小超大型模块的排斥力,使得其他模块能更加靠近超大型模块,从而实现更加均匀的模块分布。为了更好地利用边框处缝隙中的空白区域,提出了一种边框处缝隙处理方法。最后,在布图规划算法中添加了后处理阶段以进一步优化布图结果。该后处理阶段首先基于混合整数线性规划的翻转模型对模块的翻转方向进行再次优化,然后使用本文提出的新的空白区域再分配方法。该方法减小了线性规划问题中约束条件的数量且能进行多轮次的优化,相对于以往的方法能够更有效地缩短线长。在HB+和ami49_x基准电路上,实验结果表明,本文的布图规划算法与最好的布图规划算法相比,平均半周长线长分别至少减小了13.3%和13.7%。 展开更多
关键词 布图规划 模块翻转 总体布图规划 空白区域再分配
下载PDF
基于AMBA总线协议的多请求DMAC设计及UVM验证
12
作者 蔡挺 王仁平 卢朝辉 《电子制作》 2024年第1期3-7,共5页
该文章提出一种新的传输技术--基于AMBA(Advanced Microcontroller Bus Architecture)总线的多请求DMAC(Direct Memory Access Controller)设计方法。该DMAC支持CPU通过APB总线来进行寄存器配置,通过AHB总线进行内存数据搬运,支持跨时... 该文章提出一种新的传输技术--基于AMBA(Advanced Microcontroller Bus Architecture)总线的多请求DMAC(Direct Memory Access Controller)设计方法。该DMAC支持CPU通过APB总线来进行寄存器配置,通过AHB总线进行内存数据搬运,支持跨时钟域传输,支持链表传输模式,提高了DMAC系统的通用性,采用了内部多套请求寄存器以及内置轮询权重仲裁器的方式实现了多请求轮询传输模式,提高了DMA系统在面对多个传输请求时的灵活性,通过对比正常传输模式节省大量传输时间,实现了49%的效率提升。设计基于UVM(Universal Verification Methodology)验证平台,提出通用scoreboard设计方法快速定位DMA传输过程中数据比对出错位置,实现100%功能覆盖率。 展开更多
关键词 SOC DMA AMBA 轮询仲裁 UVM
下载PDF
基于DI反馈互锁的低开销抗四节点翻转锁存器研究
13
作者 王俊 徐辉 《华北科技学院学报》 2024年第2期54-62,84,共10页
随着CMOS集成电路工作频率和工艺的提升,深纳米级电路在高辐射空间环境中也越来越容易受到辐射粒子撞击引起的软错误影响。本文提出了一种低成本的quadruple-node-upsets(QNUs)容忍锁存器设计LCQNUTL,由三个独立的存储单元SC和拦截模块C... 随着CMOS集成电路工作频率和工艺的提升,深纳米级电路在高辐射空间环境中也越来越容易受到辐射粒子撞击引起的软错误影响。本文提出了一种低成本的quadruple-node-upsets(QNUs)容忍锁存器设计LCQNUTL,由三个独立的存储单元SC和拦截模块CG-SIM组成。SC内部两个二元反相器DI进行反馈互锁组成一个环路,通过Dual-inverter(DI)的特性达到实现SC单元可以单节点翻转的自恢复能力;再通过CG-SIM将存储单元SC中的部分错误节点进行过滤,所提出的LCQNUTL锁存器可以完全容忍QNU。仿真结果也验证了LCQNUTL锁存器的鲁棒性。与目前相同类型的QNU容忍锁存器设计相比,功耗平均降低53.21%,延迟平均降低53.83%,PDP平均降低77.27%。 展开更多
关键词 辐射 软错误 锁存器设计 四节点翻转
下载PDF
空间运动方程快速求解器设计与实现
14
作者 王晓蕾 黄章骞 +1 位作者 房旭 宋宇鲲 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2024年第1期54-61,共8页
文章基于四阶经典龙格库塔法(classical Runge-Kutta method of order four,RK-4)和四阶Adams预测校正法(fourth-order Adams predictor-corrector method,Adams-4),提出一种现场可编程逻辑门阵列(field programmable gate array,FPGA)... 文章基于四阶经典龙格库塔法(classical Runge-Kutta method of order four,RK-4)和四阶Adams预测校正法(fourth-order Adams predictor-corrector method,Adams-4),提出一种现场可编程逻辑门阵列(field programmable gate array,FPGA)实现的数据路径可动态配置的空间运动方程快速求解器(space motion equation fast solver,SMEFS)。SMEFS采用折叠式结构,借助高效的任务映射和精准的状态管理,通过资源复用和动态配置运算器内部连接关系实现数据路径的动态配置,快速求解空间运动方程,并有效节省硬件资源。采用某型运载火箭的相关数据对SMEFS进行大批量空间运动方程求解的性能评估,实验结果表明SMEFS能够快速可靠地求解发射坐标系下的五自由度空间运动方程,与软件求解的平均加速比为12.765,求解结果最大相对误差小于9×10^(-5,)具备较好的加速效果和较高的计算可靠性。 展开更多
关键词 四阶经典龙格库塔法(RK-4) 四阶Adams预测校正法(Adams-4) 空间运动方程 折叠技术 现场可编程逻辑门阵列(FPGA)
下载PDF
基于自适应校正技术的拼接型像素阵列一致性驱动方法研究
15
作者 郭仲杰 程新齐 +1 位作者 许睿明 刘绥阳 《西北工业大学学报》 EI CAS CSCD 北大核心 2024年第2期353-361,共9页
随着拼接工艺在超大阵列CMOS图像传感器中的应用,传统的时钟树同步设计方法已不再适用于像素阵列的双侧驱动电路中,同一行像素阵列的双侧驱动面临直流穿通和坏行的严重问题。基于片上自适应校正思想提出了一种可应用于拼接型像素阵列的... 随着拼接工艺在超大阵列CMOS图像传感器中的应用,传统的时钟树同步设计方法已不再适用于像素阵列的双侧驱动电路中,同一行像素阵列的双侧驱动面临直流穿通和坏行的严重问题。基于片上自适应校正思想提出了一种可应用于拼接型像素阵列的一致性驱动方法。该方法根据芯片工作环境的变化进行自适应实时校正,具有结构简单和可靠性高等特点。基于55 nm工艺,采用所提方法在一款12288×12288的150M像素规模、芯片面积高达77 mm×84 mm的超大阵列CMOS图像传感器中进行了实际应用和全面验证。实验结果表明:在500 MHz的主时钟、125 kHz的行时钟下,双侧行驱动的非一致性由17.5 ns减小至2 ns(一个时钟周期)以内,一致性提高了9倍以上,确保了亿级像素规模的超大面阵图像传感器的帧频达到10帧以上。 展开更多
关键词 CMOS图像传感器 超大阵列 行驱动 一致性
下载PDF
基于UVM的异步接口CAN控制器验证平台
16
作者 孙维东 胡小刚 《电子技术应用》 2024年第1期35-40,共6页
针对带有异步接口的CAN控制器,设计实现了一种基于UVM的随机化、可重用的功能验证平台。该平台使用面向对象的UVM类搭建,代码可重用性更强,开发周期更短;引入随机化程度更高的激励加快功能验证的收敛速度,且更加贴近芯片的实际应用场景... 针对带有异步接口的CAN控制器,设计实现了一种基于UVM的随机化、可重用的功能验证平台。该平台使用面向对象的UVM类搭建,代码可重用性更强,开发周期更短;引入随机化程度更高的激励加快功能验证的收敛速度,且更加贴近芯片的实际应用场景;自动化比对机制可以实时地输出结果报告,便于问题的定位和调试。平台独创性地实现了CAN总线代理器和异步接口驱动器两个组件,兼容CAN 2.0B标准协议和Intel/Motorola异步接口时序,实现了平台与DUT的数据交互。实验结果表明,设计验证平台可以有效验证待测设计异步接口CAN控制器。 展开更多
关键词 芯片设计验证 通用验证方法学 可重用验证平台 控制器局域网
下载PDF
SiP芯片测试系统的设计
17
作者 王庆贺 黎蕾 +1 位作者 郑利华 顾林 《电子设计工程》 2024年第3期143-147,共5页
系统级封装(System in Package,SiP)电路包含多个功能的裸芯片,具有尺寸小、功耗低、性能高等优点,应用广泛,但结构、功能复杂,如何进行可靠性评价越来越得到关注。针对SiP电路的可靠性评价问题,设计了一套SiP电路测试系统。该测试系统... 系统级封装(System in Package,SiP)电路包含多个功能的裸芯片,具有尺寸小、功耗低、性能高等优点,应用广泛,但结构、功能复杂,如何进行可靠性评价越来越得到关注。针对SiP电路的可靠性评价问题,设计了一套SiP电路测试系统。该测试系统包含相应的软件和硬件,主要实现对SiP电路的实装测试、ATE(Automatic Test Equipment)测试和老化测试,使用该测试系统能够筛选出故障电路,实现电路的可靠性评价。 展开更多
关键词 SIP 实装测试 ATE测试 老化测试 测试系统
下载PDF
磁随机存储器的电磁敏感度研究
18
作者 吴健煜 杜传报 +3 位作者 吴清川 吴建飞 刘斌 宋少兵 《现代应用物理》 2024年第1期158-165,共8页
采用直接功率注入法(direct power injection,DPI)对一款新型磁随机存储器(magneto resistive random access memory,MRAM)芯片进行了抗干扰测试。在存储数字“0”和“1”的情况下,对MRAM的电源引脚、数据引脚、控制引脚进行了干扰注入... 采用直接功率注入法(direct power injection,DPI)对一款新型磁随机存储器(magneto resistive random access memory,MRAM)芯片进行了抗干扰测试。在存储数字“0”和“1”的情况下,对MRAM的电源引脚、数据引脚、控制引脚进行了干扰注入,对比了各引脚的失效功率。测试结果表明:MRAM在存储数字“0”时的敏感度比数字“1”时的敏感度低;与干扰从地引脚注入相比,干扰从电源引脚注入时芯片的敏感度更高;读取电路电磁敏感度和输出引脚与电源引脚具有较大相关性。这一研究结果可为提升新型存储器MRAM的芯片抗扰度及电路优化提供理论参考。 展开更多
关键词 电磁兼容 失效机理 直接功率注入 磁随机存储器 电磁敏感度
下载PDF
基于布尔可满足性的精确逻辑综合综述 被引量:1
19
作者 储著飞 潘鸿洋 《电子与信息学报》 EI CSCD 北大核心 2023年第1期14-23,共10页
逻辑综合是电子设计自动化(EDA)的重要步骤,随着算力逐渐提升和新的计算范式不断涌现,传统基于全局启发式算法的逻辑综合面临新的挑战。启发式算法面临的主要问题是得到一个次优解,随着算力的提升,逻辑优化越来越追求精确解而不满足于... 逻辑综合是电子设计自动化(EDA)的重要步骤,随着算力逐渐提升和新的计算范式不断涌现,传统基于全局启发式算法的逻辑综合面临新的挑战。启发式算法面临的主要问题是得到一个次优解,随着算力的提升,逻辑优化越来越追求精确解而不满足于次优解。该文首先简述逻辑函数表达方法和布尔可满足性(SAT)问题;其次针对精确综合的算法、编码等方面介绍了在布尔逻辑网络的面积优化和深度优化方面的精确综合研究进展;最后对精确综合的未来发展趋势进行讨论。 展开更多
关键词 逻辑综合 精确综合 布尔可满足性 多数逻辑门
下载PDF
上一页 1 2 236 下一页 到第
使用帮助 返回顶部