期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到270篇文章
< 1 2 … 14 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
GF（2^8）上快速乘法器及求逆器的设计 被引量：8
1
作者 王进祥 毛志刚 叶以正 《微电子学》 CAS CSCD 北大核心 1998年第5期321-324,共4页
基于多项式乘法理论，采用高层次设计方法，设计并采用ＦＰＧＡ实现了ＧＦ（２８）上８位快速乘法器，并利用该乘法器设计了一个计算ＧＦ（２８）上任一元素的倒数的求逆器。该乘法器与求逆器可以应用于ＲＳ（２５５，２２３）码编／译... 基于多项式乘法理论，采用高层次设计方法，设计并采用ＦＰＧＡ实现了ＧＦ（２８）上８位快速乘法器，并利用该乘法器设计了一个计算ＧＦ（２８）上任一元素的倒数的求逆器。该乘法器与求逆器可以应用于ＲＳ（２５５，２２３）码编／译码器。 展开更多
关键词 有限域 乘法器 RS码 逻辑综合 VHDL VLSI
下载PDF
用O(tlogt)的连接图求有障碍时的最短路径 被引量：10
2
作者 周智 陈国良 顾钧 《计算机学报》 EI CSCD 北大核心 1999年第5期519-524,共6页
针对有障碍时求两点间的最短路径这一问题，提出了极区和自由区的概念，并由此构造出一种新的强连接图ＧＦ，它由自由区的特征边和障碍的极边构成，其顶点数为Ｏ（ｔ），边数为Ｏ（ｔｌｏｇｔ），其中ｔ为障碍的极边数．而现有最佳连通... 针对有障碍时求两点间的最短路径这一问题，提出了极区和自由区的概念，并由此构造出一种新的强连接图ＧＦ，它由自由区的特征边和障碍的极边构成，其顶点数为Ｏ（ｔ），边数为Ｏ（ｔｌｏｇｔ），其中ｔ为障碍的极边数．而现有最佳连通图的顶点数和边数为Ｏ（ｔ２）．同时提出了时间复杂度为Ｏ（ｔｌｏｇ２ｔ）的高效ＧＦ构造算法，并使用“不改向”的启发式Ａ＊算法在ＧＦ中寻找两点间的最短路径． 展开更多
关键词 VLSI 强连接图 最短路径 集成电路
下载PDF
RS(255,223)码编码器设计与CPLD实现 被引量：7
3
作者 王进祥 张乃通 叶以正 《微电子学》 CAS CSCD 北大核心 1999年第5期347-350,共4页
选取具有对称系数的生成多项式,利用Top-down设计方法设计并用CPLD实现了RS(255,223)码编码器。该编码器可装入一片Flex8000系列EPF8820ATC144-2芯片中,所用逻辑单元数为537个(该芯片共有627逻辑单元),约8700个门,可稳定工作在10MHz频... 选取具有对称系数的生成多项式,利用Top-down设计方法设计并用CPLD实现了RS(255,223)码编码器。该编码器可装入一片Flex8000系列EPF8820ATC144-2芯片中,所用逻辑单元数为537个(该芯片共有627逻辑单元),约8700个门,可稳定工作在10MHz频率上。与已有的相同设计相比。 展开更多
关键词 RS码 编码器 大规模集成电路 CPLD 设计
下载PDF
MPEG-2视频反量化和IDCT的VLSI设计 被引量：6
4
作者 惠新标 叶楠 郑志航 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第2期193-196,共4页
反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并... 反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并通过模拟得以验证．采用全硬件实现的方法，并针对性地提出了相应的硬件电路结构设计，减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ ＭＬ视频较大的数据量，达到了实时解码的目的． 展开更多
关键词 MPEG-2 反量化 视频信号 VLSI IDCT 设计
下载PDF
一种适用于优化分配问题的对称型遗传算法 被引量：5
5
作者 李逍波 胡庆生 林争辉 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 1998年第1期22-28,共7页
在把传统的遗传算法应用于优化分配问题时，会出现冲突、空缺和无解等现象．提出的一种对称型遗传算法，能避免这些缺点，等概率地从两父代解中继承优良模式，从而加快收敛，提高效率．经用于ＶＬＳＩ－ＣＡＤ的原理图布图实例中，证实... 在把传统的遗传算法应用于优化分配问题时，会出现冲突、空缺和无解等现象．提出的一种对称型遗传算法，能避免这些缺点，等概率地从两父代解中继承优良模式，从而加快收敛，提高效率．经用于ＶＬＳＩ－ＣＡＤ的原理图布图实例中，证实本算法收敛稳定，效果良好． 展开更多
关键词 遗传算法 优化分配 VLSI CAD 对称型
下载PDF
MPEG-2运动补偿的VLSI设计 被引量：4
6
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第7期903-906,共4页
基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA... 基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的 展开更多
关键词 运动补偿 MPEG-2 设计 运动图像压缩 VLSI
下载PDF
一种在VLSI电路物理设计中减小串扰的优化算法 被引量：2
7
作者 张徐亮 赵梅 +3 位作者 范明钰 李春辉 虞厥邦 黄劲 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2001年第4期289-293,共5页
通过研究调整线段和线间距对串扰的影响 ,提出了一种在布线时通过采取作线段摄动和压缩线间距的措施来减小串扰的优化算法 .计算机仿真结果表明 ,该算法能有效地减少芯片中的串扰 .此外 。
关键词 超大规模集成电路 物理设计 串扰最小化 优化算法 VLSI 计算机仿真
下载PDF
一种新型宏模块和标准单元的混合模式布局算法 被引量：3
8
作者 于泓 洪先龙 +1 位作者 蔡懿慈 姚波 《电子学报》 EI CAS CSCD 北大核心 2000年第5期1-4,共4页
本文针对包含有宏模块和标准单元的超大规模集成电路布局问题 ,提出了一个新的混合模式布局算法MMP .该算法综合应用了自底向上的结群策略 ,数学规划和Slicing划分等技术 .MMP算法可以对宏模块和小单元同时求解 ,算法稳定性好 ,实用性... 本文针对包含有宏模块和标准单元的超大规模集成电路布局问题 ,提出了一个新的混合模式布局算法MMP .该算法综合应用了自底向上的结群策略 ,数学规划和Slicing划分等技术 .MMP算法可以对宏模块和小单元同时求解 ,算法稳定性好 ,实用性强 ,不但求解质量高 ,而且运算速度快 .我们对一组来自工业界的设计实例进行了测试 ,实验结果表明 ,MMP是非常实用而高效的 . 展开更多
关键词 布局TP3 标准单元 宏模块 VLSI 集成电路
下载PDF
三维寄生电容边界元计算的半解析积分方法 被引量：4
9
作者 古江春 王泽毅 洪先龙 《电子学报》 EI CAS CSCD 北大核心 2000年第5期127-129,共3页
在VLSI三维多介质互连寄生电容的边界元法计算中 ,利用互连结构特点 ,本文提出一种半解析积分方法 ,它应用原函数方法将二维面积分转化为一维线积分 ,再用一维高斯积分求出积分值 .与二维高斯积分相比 ,速度更快、精度更高 。
关键词 VLSI 寄生电容 边界元素法 半解析积分 集成电路
下载PDF
MPEG音频解码专用处理器设计 被引量：3
10
作者 周晓方 周汀 +1 位作者 张纲 章倩苓 《固体电子学研究与进展》 CAS CSCD 北大核心 1999年第1期33-37,共5页
提出了一个适用于ＶＬＳＩ实现的、以专用ＤＳＰ为核心的ＭＰＥＧ音频解码器，达到ＭＰＥＧ对解码精度和实时性的要求。设计过程采用了软硬件协同设计的方法，缩短了开发周期，并优化了解码算法，降低了系统对存贮器和运算量的需求，降... 提出了一个适用于ＶＬＳＩ实现的、以专用ＤＳＰ为核心的ＭＰＥＧ音频解码器，达到ＭＰＥＧ对解码精度和实时性的要求。设计过程采用了软硬件协同设计的方法，缩短了开发周期，并优化了解码算法，降低了系统对存贮器和运算量的需求，降低了ＶＬＳＩ系统的总体规模。 展开更多
关键词 数字信号处理器 DSP VLSI 设计 MPEG音频解码
下载PDF
标准单元模式下的一种快速增量式布局算法 被引量：2
11
作者 姚波 洪先龙 +2 位作者 于泓 蔡懿慈 顾钧 《电子学报》 EI CAS CSCD 北大核心 2001年第2期211-214,共4页
增量式布局是适应高性能设计要求的一种新的布局模式 .它针对电路更改 ,局部地调整单元位置 ,重新获得合理的布局 .本文提出了一种标准单元模式下的快速增量布局算法 .算法采用单元行划分的方法处理布局约束 ,然后将布局调整归结为单元... 增量式布局是适应高性能设计要求的一种新的布局模式 .它针对电路更改 ,局部地调整单元位置 ,重新获得合理的布局 .本文提出了一种标准单元模式下的快速增量布局算法 .算法采用单元行划分的方法处理布局约束 ,然后将布局调整归结为单元依次插入单元行的问题 ,并构造了一个数学规划求解最佳的插入方案 .同时提出了复杂度为O(n)的双对角线搜索法求解这个特殊的数学规划 .实际电路测试表明算法高效而稳定 ,比简单的启发式算法快十倍 ,并使布局修改减少 2 0 展开更多
关键词 增量式布局 标准单元模式 双对角线搜索 VLSI 集成电路
下载PDF
标准单元布局中的高效结群算法 被引量：2
12
作者 吴为民 洪先龙 +1 位作者 蔡懿慈 顾钧 《电子学报》 EI CAS CSCD 北大核心 2001年第2期148-151,共4页
本文提出了一个高效的结群算法 ,用以解决在超大规模条件下标准单元模式集成电路的布局问题 .与传统结群算法相比 ,本算法的特色在于在结群之前 ,建立和组织了表示所有单元之间连接关系的信息库 ,使得结群算法具有全局优化性和无冗余计... 本文提出了一个高效的结群算法 ,用以解决在超大规模条件下标准单元模式集成电路的布局问题 .与传统结群算法相比 ,本算法的特色在于在结群之前 ,建立和组织了表示所有单元之间连接关系的信息库 ,使得结群算法具有全局优化性和无冗余计算的特点 .本结群算法已应用于二次规划布局过程中 .实验结果表明 ,本算法无论在结群质量和结群速度方面都非常理想 ,从而成功地解决了超大规模电路的布局问题 . 展开更多
关键词 标准单元布局 结群 VLSI 集成电路 算法
下载PDF
适用于MPEG2标准的二种VLSI模块设计 被引量：3
13
作者 叶波 俞颖 章倩苓 《Journal of Semiconductors》 EI CAS CSCD 北大核心 1998年第12期919-926,共8页
本文提出了ＭＰＥＧ２视频解码器主要功能模块的专用ＶＬＳＩ结构．其中包括一种新的适用于ＭＰＥＧ２标准的ＩＤＣＴ实现方法，对于８点一维ＩＤＣＴ，只用７个变量乘常系数乘法器和１０个加／减法器，在４个时钟周期内能处理完８点数... 本文提出了ＭＰＥＧ２视频解码器主要功能模块的专用ＶＬＳＩ结构．其中包括一种新的适用于ＭＰＥＧ２标准的ＩＤＣＴ实现方法，对于８点一维ＩＤＣＴ，只用７个变量乘常系数乘法器和１０个加／减法器，在４个时钟周期内能处理完８点数据；通过合理分配画面存储结构，提出了一种新的流水线的运动补偿预测结构．用ＶＨＤＬ语言进行仿真，并用１．０μｍＣＭＯＳ单元库进行综合。 展开更多
关键词 VLSI MPEG2 设计 视频信号处理
下载PDF
面向VLSI实现的实时自适应滤波算法 被引量：4
14
作者 胡国荣 侯朝焕 孙允恭 《电子学报》 EI CAS CSCD 北大核心 1996年第8期76-82,共7页
本文提出了一种面向ＶＬＳＩ实现的复数域递推最小二乘算法，算法中所有的运算都映射到了一个全由ＣＯＲＤＩＣ单元组成的脉动阵列并行处理结构中，该阵列可直接对数据矩阵进行线性约束的自适应滤波而避免了复杂的滤波器复权系数求解．... 本文提出了一种面向ＶＬＳＩ实现的复数域递推最小二乘算法，算法中所有的运算都映射到了一个全由ＣＯＲＤＩＣ单元组成的脉动阵列并行处理结构中，该阵列可直接对数据矩阵进行线性约束的自适应滤波而避免了复杂的滤波器复权系数求解．本文还介绍了为该算法设计的超大规模专用集成电路芯片，利用该芯片可组成数据采样率为２ＭＨｚ的可重构的实时自适应滤波器． 展开更多
关键词 数字信号处理 自适应滤波 VLSI
下载PDF
二维DwT／IDWT处理器的VLSI设计 被引量：2
15
作者 陈旭昀 周汀 +1 位作者 闵昊 章倩苓 《电子学报》 EI CAS CSCD 北大核心 1997年第2期29-32,共4页
在本文中，我们设计了基于多分辨分析，适合于硬件实现的二维ＤＷＴ和ＩＤＷＴ实时系统．采用了ｔｏｐ－ｄｏｗｎ的ＶＬＳＩ设计方法，用硬件描述语言ＶＨＤＬ，在Ｓｙｎｏｐｓｙｓ系统中进行了验证和综合．综合结果表明：系统的规模为... 在本文中，我们设计了基于多分辨分析，适合于硬件实现的二维ＤＷＴ和ＩＤＷＴ实时系统．采用了ｔｏｐ－ｄｏｗｎ的ＶＬＳＩ设计方法，用硬件描述语言ＶＨＤＬ，在Ｓｙｎｏｐｓｙｓ系统中进行了验证和综合．综合结果表明：系统的规模为７１４０单元面积，对于四层二维小波变换，数据处理速度约可达到４Ｍｐｉｘｅｌ／ｓ． 展开更多
关键词 图象编码 DWT IDWT VLSI 设计
下载PDF
最小面积电源和地线网络的设计 被引量：2
16
作者 乔长阁 孔天明 +2 位作者 夏阳 洪先龙 蔡懿慈 《电子学报》 EI CAS CSCD 北大核心 1998年第8期126-128,共3页
本文讨论了集成电路芯片中单一压焊块树形结构电源／地线网络的线宽设计给定电源（地）线的布线拓扑结构，在满足最大可允许电压降、最小工艺线宽和金属电迁移等约束的条件下使整个电源（地）网络所占用的布线面积最小本文采用拉格朗日... 本文讨论了集成电路芯片中单一压焊块树形结构电源／地线网络的线宽设计给定电源（地）线的布线拓扑结构，在满足最大可允许电压降、最小工艺线宽和金属电迁移等约束的条件下使整个电源（地）网络所占用的布线面积最小本文采用拉格朗日乘子算法实现了这个目标，不仅取得比较小的电源布线面积。 展开更多
关键词 电源 布线 IC 超大规模IC 设计
下载PDF
VLSI冗余单元最优分配的遗传算法求解 被引量：2
17
作者 赵天绪 郝跃 周水生 《电子与信息学报》 EI CSCD 北大核心 2001年第1期96-99,共4页
随着VLSI芯片面积的增加和电路复杂性的增强,芯片的成品率受制造缺陷影响的概率逐渐增加。为了解决这一问题,人们将容错技术结合入集成电路设计中。要使一个系统具有较强的容错能力,必须给系统提供一定量冗余单元。本文利用遗传算法有... 随着VLSI芯片面积的增加和电路复杂性的增强,芯片的成品率受制造缺陷影响的概率逐渐增加。为了解决这一问题,人们将容错技术结合入集成电路设计中。要使一个系统具有较强的容错能力,必须给系统提供一定量冗余单元。本文利用遗传算法有效地解决了使系统成品率达到最大的冗余单元最优分配问题。 展开更多
关键词 遗传算法 最优分配 VLSI 冗余单元 集成电路
下载PDF
VLSI性能驱动工艺映射算法 被引量：2
18
作者 彭宇行 陈福接 陈书明 《计算机学报》 EI CSCD 北大核心 1996年第7期499-505,共7页
在ＶＬＳＩ工艺映射过程中计算连线延时是非常困难的，因为此时未进行布图设计，不知道连线长度，本文提出一种称为布图算法驱动的工艺映射技术，其基本思想是研究面向映射的延时驱动布图算法，并用其进行工艺映射过程中的导线延时估计．
关键词 CAD 工艺映射 布局 延时分析 VLSI
下载PDF
电流型汉明神经网络的设计 被引量：3
19
作者 路伟 石秉学 李志坚 《电子学报》 EI CAS CSCD 北大核心 1997年第2期25-28,共4页
本文提出了两种新的电流型汉明神经网络电路．第一种网络包括电流型模板匹配电路和全互连的电流型求大网络，结构简单，没有时钟．模拟显示该电路具有高速度、高精度和低功耗等特点．在该电路的基础上，又提出了一种采用电流型模板匹配... 本文提出了两种新的电流型汉明神经网络电路．第一种网络包括电流型模板匹配电路和全互连的电流型求大网络，结构简单，没有时钟．模拟显示该电路具有高速度、高精度和低功耗等特点．在该电路的基础上，又提出了一种采用电流型模板匹配电路和电压型求大网络的汉明神经网络电路，同样具有上述特点． 展开更多
关键词 汉明神经网络 模板匹配电路 VLSI
下载PDF
Viterbi译码器VLSI设计中幸存路径存储管理的新方法 被引量：4
20
作者 韩雁 石教英 《电子学报》 EI CAS CSCD 北大核心 1996年第2期124-127,共4页
Ｖｉｔｅｒｂｉ译码器中幸存路径存储管理一直沿袭两种传统方法─寄存器交换法与回索法。寄存器交换法内连线机制过于复杂，不利用大状态数译码器的硬件实现；回索法需采用大量额外存储单元作为缓冲，译码延迟亦较大。本文提出了一种幸... Ｖｉｔｅｒｂｉ译码器中幸存路径存储管理一直沿袭两种传统方法─寄存器交换法与回索法。寄存器交换法内连线机制过于复杂，不利用大状态数译码器的硬件实现；回索法需采用大量额外存储单元作为缓冲，译码延迟亦较大。本文提出了一种幸存路径存储管理的新方法─寄存器／三态门回索法，结合了以上两种传统方法的优点，克服了它们的不足，极适合于Ｖｉｔｅｒｂｉ译码器的ＶＬＳＩ实现。 展开更多
关键词 VITERBI译码器 幸存路径存储 VLSI 集成电路
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 14 下一页 到第 页
使用帮助 返回顶部