基于Verilog-A行为描述模型的VCO设计 被引量：7

1

作者 刘帘曦 杨银堂 +1 位作者 朱樟明 付永朝 《电路与系统学报》 CSCD 北大核心 2005年第6期25-28,共4页

分析了模拟硬件描述语言Verilog-A的特点,介绍了基于Verilog-A语言的行为级模拟电路设计过程。以锁相环(PLL)的子模块压控振荡器(VCO)的设计为例,建立了基于Verilog-A的行为模型进行系统设计的新方法。根据VCO的数学模型,建立了中心频率... 分析了模拟硬件描述语言Verilog-A的特点,介绍了基于Verilog-A语言的行为级模拟电路设计过程。以锁相环(PLL)的子模块压控振荡器(VCO)的设计为例,建立了基于Verilog-A的行为模型进行系统设计的新方法。根据VCO的数学模型,建立了中心频率为120MHz的VCO行为模型,并利用CadenceSpectre仿真器对该模型进行了验证及PLL系统仿真。 展开更多

关键词 verilog-a 行为级模型 压控振荡器 系统仿真

下载PDF 职称材料

基于Verilog-A行为描述模型的PLL系统设计 被引量：5

2

作者 刘帘曦 杨银堂 朱樟明 《电子器件》 CAS 2004年第2期324-328,共5页

分析了模拟硬件描述语言Verilog A的特点 ,介绍了一种基于Verilog AHDL行为模型的模拟电路自顶向下设计方法。这种方法适用于片上系统 (SOC)模拟部分的设计。根据压控振荡器 (VCO)和二阶无源低通滤波器 (LPF)的数学模型 ,建立了它们基于... 分析了模拟硬件描述语言Verilog A的特点 ,介绍了一种基于Verilog AHDL行为模型的模拟电路自顶向下设计方法。这种方法适用于片上系统 (SOC)模拟部分的设计。根据压控振荡器 (VCO)和二阶无源低通滤波器 (LPF)的数学模型 ,建立了它们基于Verilog A的行为模型 ,并用该方法实现了包含中心频率为 12 0MHz的VCO和截止频率为 30 0 0kHz的LPF在内的电荷泵锁相环系统设计。最后利用CadenceSpectre仿真器对模型进行了验证及PLL系统级仿真。 展开更多

关键词 verilog-a 行为级 压控振荡器 锁相环 系统仿真

下载PDF 职称材料

基于Verilog-A的容栅传感器建模与仿真 被引量：3

3

作者 杨波 杨银堂 +1 位作者 孙龙杰 朱樟明 《电子器件》 EI CAS 2005年第4期871-874,共4页

介绍了容栅传感器结构及其工作原理,并针对容栅传感器应用系统设计验证中所遇到的困难,采用模拟硬件描述语言Verilog-A对其行为进行高层次建模,通过理论推导传感器信号与物理位移的关系和CadenceSpectre仿真器的验证,该模型正确又易于... 介绍了容栅传感器结构及其工作原理,并针对容栅传感器应用系统设计验证中所遇到的困难,采用模拟硬件描述语言Verilog-A对其行为进行高层次建模,通过理论推导传感器信号与物理位移的关系和CadenceSpectre仿真器的验证,该模型正确又易于系统验证。 展开更多

关键词 verilog-a SPICE 容栅传感器 动栅 定栅

下载PDF 职称材料

基于Verilog-A的流水线ADC双余量曲线行为级建模 被引量：2

4

作者 罗敏 王新胜 尹帅 《微电子学》 CAS CSCD 北大核心 2010年第6期880-883,889,共5页

流水线ADC使用数字校正算法来提高精度。与传统的数字校正算法不同,基于统计的数字校正算法是在产生双余量曲线的基础上完成的,所以,双余量曲线的产生至关重要。Verilog-A为模拟电路提供了一种自顶向下的设计方法,在短时间内验证设计者... 流水线ADC使用数字校正算法来提高精度。与传统的数字校正算法不同,基于统计的数字校正算法是在产生双余量曲线的基础上完成的,所以,双余量曲线的产生至关重要。Verilog-A为模拟电路提供了一种自顶向下的设计方法,在短时间内验证设计者的思想,提高工作效率。利用Verilog-A,对双余量曲线产生模块建模,采用Cadence的Spectre仿真器,对建立的行为模型进行仿真验证。 展开更多

关键词 流水线A/D转换器 verilog-a 双余量曲线

原文传递

基于Verilog-A与Matlab的行为描述模型的CDR设计 被引量：1

5

作者 徐卫林 吴迪 韦雪明 《微电子学与计算机》 CSCD 北大核心 2016年第6期104-108,共5页

根据模拟集成电路系统级和行为级快速验证的需求,针对一种穿戴式超宽带射频接收前端的500 Mbps的时钟数据恢复电路(CDR)进行设计.传统CDR的Verilog-A模型一般是基于理想环路进行环路参数的分析,误差较大.利用Verilog-A与Matlab进行行为... 根据模拟集成电路系统级和行为级快速验证的需求,针对一种穿戴式超宽带射频接收前端的500 Mbps的时钟数据恢复电路(CDR)进行设计.传统CDR的Verilog-A模型一般是基于理想环路进行环路参数的分析,误差较大.利用Verilog-A与Matlab进行行为级建模时将电荷泵充放电电流的大小和时间不匹配等非理想因素考虑进来,并进行相位噪声的拟合.行为级和电路级的对比仿真验证了行为级模型的快速性和准确性,并对CDR电路级的设计具有前瞻性的指导意义. 展开更多

关键词 verilog-a MATLAB 行为级 时钟数据恢复 系统仿真

下载PDF 职称材料

延迟锁相环的Verilog-A精确建模与仿真 被引量：1

6

作者 许望洋 魏廷存 +1 位作者 高武 段延亮 《微处理机》 2012年第3期11-16,共6页

分析了噪声以及器件失配对延迟锁相环的抖动影响,并对延迟锁相环的各模块进行了Verilog-A精确建模和性能仿真。仿真结果表明,器件失配对延迟链中间相输出的抖动影响最大,产生了约50ps的偏移;而噪声对延迟链最后一相输出的抖动影响最大,... 分析了噪声以及器件失配对延迟锁相环的抖动影响,并对延迟锁相环的各模块进行了Verilog-A精确建模和性能仿真。仿真结果表明,器件失配对延迟链中间相输出的抖动影响最大,产生了约50ps的偏移;而噪声对延迟链最后一相输出的抖动影响最大,其peak-to-peak抖动值达到85ps。另外,与电路晶体管级仿真相比,通过Verilog-A建模节省了大量仿真时间,极大地提高了设计效率。 展开更多

关键词 延迟锁相环 verilog-a建模 抖动 失配 噪声

下载PDF 职称材料

基于主方程法单电子晶体管的Verilog-A行为模型

7

作者 卢刚 魏芬芬 《电子学报》 EI CAS CSCD 北大核心 2009年第2期342-346,共5页

基于单电子晶体管的主方程算法,在简化Lientschnig的单电子晶体管模型基础上,建立了基于Verilog-A的单电子晶体管行为描述模型,并利用Cadence Spectre仿真器对该模型进行了验证.通过单电子晶体管逻辑电路的设计和仿真,表明该模型具有合... 基于单电子晶体管的主方程算法,在简化Lientschnig的单电子晶体管模型基础上,建立了基于Verilog-A的单电子晶体管行为描述模型,并利用Cadence Spectre仿真器对该模型进行了验证.通过单电子晶体管逻辑电路的设计和仿真,表明该模型具有合理的精确度,且速度快,为单电子晶体管电路及混合电路的仿真提供了一种有效的方法. 展开更多

关键词 单电子晶体管 主方程法 verilog-a SET逻辑电路

下载PDF 职称材料

一种分数阶忆阻器的Verilog-A模型及应用

8

作者 甘朝晖 杨骁 +1 位作者 尚涛 张士英 《微电子学》 CAS 北大核心 2021年第4期563-569,共7页

近年来,科研人员为研究忆阻器的电气特性及其在电路中的应用,建立了多种整数阶忆阻器的Verilog-A模型,但分数阶忆阻器的Verilog-A模型还未见报道。文章提出了一种分数阶忆阻器的Verilog-A模型,对其相关特性进行了分析,总结了参数对忆阻... 近年来,科研人员为研究忆阻器的电气特性及其在电路中的应用,建立了多种整数阶忆阻器的Verilog-A模型,但分数阶忆阻器的Verilog-A模型还未见报道。文章提出了一种分数阶忆阻器的Verilog-A模型,对其相关特性进行了分析,总结了参数对忆阻器电气特性影响的规律,并将此模型应用于脉冲宽度调制(PWM)电路中,通过改变分数阶阶次来调整PWM电路的占空比。实验结果证明了分数阶忆阻器Verilog-A模型的正确性和实用性。 展开更多

关键词 分数阶 忆阻器 脉冲宽度调制 verilog-a模型

原文传递

基于Verilog-A的14位200MHZ电流舵DAC建模

9

作者 宁可庆 曹金英 戴澜 《电子技术与软件工程》 2015年第11期155-156,共2页

电流舵结构是高速高精度DAC的设计首选,但性能受到电流源晶体管失配制约,采用Verilog-A对电流舵DAC进行建模分析,可以优化设计参数,提高设计能力。论文对电流源失配进行理论分析,采用Verilog-A对电流舵DAC建模,在考虑电流源误差的情况... 电流舵结构是高速高精度DAC的设计首选,但性能受到电流源晶体管失配制约,采用Verilog-A对电流舵DAC进行建模分析,可以优化设计参数,提高设计能力。论文对电流源失配进行理论分析,采用Verilog-A对电流舵DAC建模,在考虑电流源误差的情况下对其性能进行研究。在时钟频率为200MHz,信号频率为0.9987MHz,理想DAC的SFDR为114d B;在0.1%电流源随机失配情况下,DAC的SFDR为87d B,最终依据仿真参数对电流源晶体管尺寸进行合理设计,14位200MHz电流舵DAC的版图后仿真结果为93d B。 展开更多

关键词 verilog-a 电流舵 数模转换器

下载PDF 职称材料

基于Verilog-A的电容式MEMS加速度计模型 被引量：5

10

作者 赵楷 熊斌 车录锋 《传感技术学报》 CAS CSCD 北大核心 2008年第6期942-945,共4页

本文分析了传统MEMS电容式加速度计模型的不足,根据三明治结构电容式加速度计的特点,考虑了寄生电容和热机械噪声的影响,建立了用Verilog-A硬件描述语言实现的模型。该模型与主流集成电路设计环境相兼容,具有很强的可移植性。模拟验证... 本文分析了传统MEMS电容式加速度计模型的不足,根据三明治结构电容式加速度计的特点,考虑了寄生电容和热机械噪声的影响,建立了用Verilog-A硬件描述语言实现的模型。该模型与主流集成电路设计环境相兼容,具有很强的可移植性。模拟验证结果表明,该模型如实反映了MEMS电容式加速度计的工作状态,能够为设计单片集成的微弱电容检测电路提供有效的帮助。 展开更多

关键词 MEMS加速度计 verilog-a模型 寄生电容 热机械噪声

下载PDF 职称材料

基于Verilog-A的电荷泵锁相环行为级建模和模拟 被引量：1

11

作者 乔文浩 邹务金 《微电子学与计算机》 CSCD 北大核心 2003年第B12期60-62,76,共4页

本文运用一种新的建模策略，通过模拟电路硬件描述语言Verilog-A完成了电荷泵锁相环的行为级建模，并在SpectreSVerilog上进行了数模混合仿真，得到准确的仿真结果。用模拟电路硬件描述语言来建立模拟电路或数模混合电路的行为模型可以... 本文运用一种新的建模策略，通过模拟电路硬件描述语言Verilog-A完成了电荷泵锁相环的行为级建模，并在SpectreSVerilog上进行了数模混合仿真，得到准确的仿真结果。用模拟电路硬件描述语言来建立模拟电路或数模混合电路的行为模型可以在较小的仿真代价下得到准确的仿真结果，是一种行之有效的建模策略。 展开更多

关键词 verilog-a 电荷泵锁相环 行为级建模 数模混合电路 仿真 模拟硬件描述语言 电路硬件模拟

下载PDF 职称材料

基于Verilog-A行为描述的反熔丝模型设计 被引量：2

12

作者 刘伟 曹中复 《微处理机》 2016年第4期5-7,11,共4页

反熔丝型器件电路包含大量反熔丝单元,而工艺厂不提供反熔丝模型,因此急需建立反熔丝行为级仿真模型。通用的Verilog行为级模型无法体现反熔丝型器件的性能特点,无法满足反熔丝型器件设计要求。通过对反熔丝电学特性分析,建立了基于Veri... 反熔丝型器件电路包含大量反熔丝单元,而工艺厂不提供反熔丝模型,因此急需建立反熔丝行为级仿真模型。通用的Verilog行为级模型无法体现反熔丝型器件的性能特点,无法满足反熔丝型器件设计要求。通过对反熔丝电学特性分析,建立了基于Verilog和verilog-A的行为级模型。基于逻辑Verilog的行为级模型,可以模拟反熔丝型器件的逻辑功能,但无法体现反熔丝的性能。基于硬件语言verilog-A的行为级模型,通过spectre仿真软件验证,其电学特性可以完全替代反熔丝型器件。在反熔丝型器件的设计和仿真中,使用verilog-A建立的反熔丝模型,整体电路仿真时网表数据量可以减少,进行仿真过程中在保证电路仿真精度的同时可以减少运算量进而缩短仿真周期。 展开更多

关键词 反熔丝 verilog-a语言 行为级模型 设计和仿真 仿真精度 仿真周期

下载PDF 职称材料

基于Verilog-A的陀螺仪接口电路模型及行为仿真 被引量：2

13

作者 范艺晖 孟真 +2 位作者 张兴成 韩世鹏 吴健文 《电子测试》 2021年第2期63-66,共4页

本文分析了MEMS陀螺仪的工作原理,基于Verilog-A硬件描述语言建立了环形二极管解调的陀螺仪接口电路模型,并对电路进行了行为级仿真和实验验证。接口电路模型中的所有模块性能指标由计算推导得出,通过Verilog-A语言定义。本文还研究了... 本文分析了MEMS陀螺仪的工作原理,基于Verilog-A硬件描述语言建立了环形二极管解调的陀螺仪接口电路模型,并对电路进行了行为级仿真和实验验证。接口电路模型中的所有模块性能指标由计算推导得出,通过Verilog-A语言定义。本文还研究了接口电路相关参数改变,对系统输出的线性度,电容电压增益,建立时间的影响。该模型为后续硬件设计及优化提供了可靠的参照。 展开更多

关键词 陀螺仪接口电路 环形二极管解调 verilog-a 行为级仿真

下载PDF 职称材料

基于verilog-A数控LC振荡器系统的行为级建模

14

作者 周郭飞 苏厉 +2 位作者 金德鹏 葛宁 曾烈光 《半导体技术》 CAS CSCD 北大核心 2009年第4期375-380,共6页

在全数字锁相环中数控振荡器和由∑Δ调制器所构成的系统是一个规模很大的电路,采用传统的电路级描述难以在现有的EDA工具中仿真。为此提出了一种基于Verilog-A语言的行为级建模方法来对系统进行仿真。详细介绍了数控振荡器系统中各模... 在全数字锁相环中数控振荡器和由∑Δ调制器所构成的系统是一个规模很大的电路,采用传统的电路级描述难以在现有的EDA工具中仿真。为此提出了一种基于Verilog-A语言的行为级建模方法来对系统进行仿真。详细介绍了数控振荡器系统中各模块的建模方法,并给出了各模块建模的关键代码。仿真结果表明对数控振荡器的行为模型不仅能提高仿真效率还能很好模拟实际系统。该行为模型具有较好的实用性,所得结果可用于指导具体电路的设计。 展开更多

关键词 数控振荡器 ∑Δ调制器 全数字锁相环 verilog-a 关键代码 行为级建模

下载PDF 职称材料

基于Verilog-A语言的霍尔元件仿真模型的建立

15

作者 伍凤娟 刘树林 杨波 《西安科技大学学报》 CAS 北大核心 2018年第1期168-174,共7页

在霍尔集成电路及霍尔传感器设计中,霍尔元件模型的建立直接决定该设计的精度。通过对霍尔元件的深入分析,与传统的四电阻惠斯通电桥模型、基本单元数量可缩比的精确仿真模型、等效集总电阻模型等相关霍尔元件模型进行比较,提出了一种... 在霍尔集成电路及霍尔传感器设计中,霍尔元件模型的建立直接决定该设计的精度。通过对霍尔元件的深入分析,与传统的四电阻惠斯通电桥模型、基本单元数量可缩比的精确仿真模型、等效集总电阻模型等相关霍尔元件模型进行比较,提出了一种精确改进的仿真模型。该仿真模型由8个电阻、4个反偏二极管、4个电流控制电压源和4个JFET组成。其中,八电阻网络可以更好地反映电流流动,4个反偏二极管用于表示霍尔元件的寄生效应,4个电流控制电压源用来模拟磁场和霍尔电压的关系,4个JFET可以有效提高霍尔元件的交流特性。该模型充分考虑了各种物理效应及寄生效应的影响,采用硬件描述语言Verilog-A实现,非常适合在Cadence Spectre环境下对霍尔元件及整个霍尔集成电路进行仿真分析。实验结果表明:该模型仿真精度高、结构简单、易于实现。 展开更多

关键词 霍尔元件 集成电路 verilog-a语言 仿真模型

下载PDF 职称材料

基于Verilog-A的Sigma Delta系统行为级建模

16

作者 倪劼 姚建楠 《计算机与现代化》 2009年第2期125-128,共4页

介绍Verilog-A设计语言的特点,基于Sigma Delta系统介绍分级设计思想。分析开关电容型Sigma Delta调制器的非理想特性,主要包括时钟抖动、开关热噪声、运放增益、摆率等。在建立各自噪声模型的基础上,基于Verilog-A对二阶Sigma Delta系... 介绍Verilog-A设计语言的特点,基于Sigma Delta系统介绍分级设计思想。分析开关电容型Sigma Delta调制器的非理想特性,主要包括时钟抖动、开关热噪声、运放增益、摆率等。在建立各自噪声模型的基础上,基于Verilog-A对二阶Sigma Delta系统行为级完整建模,通过仿真结果的比对,验证Verilog-A建模,总结其可准确预测指标并在一定程度上有效地削减仿真时间的优点。 展开更多

关键词 行为级建模 非理想因素 verilog-a 分级设计

下载PDF 职称材料

基于Verilog-A的一种电流模PWM开关电源的大信号模型

17

作者 杨东泽 吴金 《电路与系统学报》 CSCD 北大核心 2012年第3期41-47,共7页

首先,本文以Buck变换器为例通过观察其大信号参数在CCM和DCM模式下的相互关系,建立了兼容两种工作模式的电流模PWM开关电源的大信号模型。随后,本文利用Verilog-A语言以模块化形式描述了该大信号模型。通过与晶体管级仿真对比实验和理... 首先,本文以Buck变换器为例通过观察其大信号参数在CCM和DCM模式下的相互关系,建立了兼容两种工作模式的电流模PWM开关电源的大信号模型。随后,本文利用Verilog-A语言以模块化形式描述了该大信号模型。通过与晶体管级仿真对比实验和理论计算,本文验证了该模型具有评估系统动态特性、方便判断系统工作模式、计算系统占空比等大信号参数的优点。最后通过与Ridley模型的仿真结果对比,验证了本文所提出的采用该模型做小信号分析方法的有效性。 展开更多

关键词 开关电源 DC-DC变换器 大信号模型 小信号分析 verilog-a

下载PDF 职称材料

基于Verilog-A的流水线型ADC数字校正技术仿真平台

18

作者 宫月红 张少君 +2 位作者 罗敏 王明雨 刘冰冰 《微处理机》 2018年第2期42-46,共5页

为了对流水线型ADC数字校正技术进行研究,提出了一种基于Verilog-A的行为级仿真平台。在该平台中,采用Verilog-A语言对流水线型ADC中各个组成模块进行建模、采用Volterra级数对系统误差进行模拟、采用Verilog语言对数字校正算法进行建... 为了对流水线型ADC数字校正技术进行研究,提出了一种基于Verilog-A的行为级仿真平台。在该平台中,采用Verilog-A语言对流水线型ADC中各个组成模块进行建模、采用Volterra级数对系统误差进行模拟、采用Verilog语言对数字校正算法进行建模。应用此平台,结合一种确定性的数字校正技术对一个12位分辨率,1.5位每级结构,40MHz采样速度的流水线型ADC进行了仿真。在芯片设计之前使用该平台进行仿真,不仅能够有效地缩短流水线型ADC数字校正技术的硬件设计周期,还提高了校正算法开发的灵活性和实用性,从而对进一步提高流水线型ADC的性能、降低功耗起到重要的促进作用,具有很高的实用价值。 展开更多

关键词 verilog-a语言 仿真平台 流水线型ADC 数字校正 VOLTERRA级数

下载PDF 职称材料

Verilog-A/AMS在RF仿真中的应用

19

作者 吴顺珉 《电子技术与软件工程》 2015年第17期59-60,共2页

Verilog-A/AMS是用于描述电路行为的硬件描述语言。Verilog-A用于描述模拟电路的工作行为。Verilog-AMS则用于描述混合信号电路。Verilog-A/AMS可以直接使用简单的数学公式对电路或器件进行描述,因此可以获得仿真速度和精度的良好平衡... Verilog-A/AMS是用于描述电路行为的硬件描述语言。Verilog-A用于描述模拟电路的工作行为。Verilog-AMS则用于描述混合信号电路。Verilog-A/AMS可以直接使用简单的数学公式对电路或器件进行描述,因此可以获得仿真速度和精度的良好平衡。下文将探讨一下在RF设计中使用硬件描述语言Verilog-A/AMS的优缺点以及一些实际问题。 展开更多

关键词 verilog-a RF NQS Hidden StateRF设计中使用 verilog-a

下载PDF 职称材料

基于Verilog-A的两点调制锁相环综合实验设计

20

作者 周冉冉 王永 《数字技术与应用》 2018年第9期101-103,105,共4页

两点调制是近年来锁相环芯片研究的热点问题,是一种解决调制带宽限制、实现全通传输的有效新方法。为了让学生深入理解锁相环两点调制的工作机理,本实验首先对锁相环进行Verilog-A行为级建模,以帮助学生快速了解锁相环的动态锁定过程。... 两点调制是近年来锁相环芯片研究的热点问题,是一种解决调制带宽限制、实现全通传输的有效新方法。为了让学生深入理解锁相环两点调制的工作机理,本实验首先对锁相环进行Verilog-A行为级建模,以帮助学生快速了解锁相环的动态锁定过程。在此基础上,通过进一步利用两点调制的方式实现二进制频移键控,让学生理解增益匹配的重要性和两点调制锁相环的系统设计方法。整个实验设计由浅入深地涵盖了两点调制锁相环的系统设计及电路实现,有效地帮助学生对集成电路芯片设计前沿知识的理解和掌握。 展开更多

关键词 锁相环 verilog-a 两点调制 二进制频移键控

下载PDF 职称材料