16点基4-FFT芯片设计技术研究 被引量：3

1

作者 丁晓磊 朱恩 赵梅 《信息技术》 2007年第1期64-67,71,共5页

FFT算法是高速实时信号处理的关键算法之一,在很多领域有广泛应用。文中采用了基-4,按时间抽取FFT算法,完成了16点,32bit位长,定点复数FFT的设计。基-4蝶形单元中采用32位Booth算法乘法器,并使用3级流水线设计,并行的处理四路输入数据,... FFT算法是高速实时信号处理的关键算法之一,在很多领域有广泛应用。文中采用了基-4,按时间抽取FFT算法,完成了16点,32bit位长,定点复数FFT的设计。基-4蝶形单元中采用32位Booth算法乘法器,并使用3级流水线设计,并行的处理四路输入数据,极大地提高了FFT的处理速度。本设计划分为多个功能模块,全部采用Verilog HDL语言描述,并且通过仿真验证。 展开更多

关键词 fft 基-4蝶形运算单元 流水线 VERILOG HDL

下载PDF 职称材料

基-4FFT处理器的优化设计与应用 被引量：1

2

作者 高博 尹若童 +1 位作者 张乙海 宋紫祎 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2022年第11期1491-1496,共6页

快速傅里叶变换(fast Fourier transform,FFT)因其高效而广泛应用于信号处理系统。文章通过分析按时间抽取的基-4FFT算法,针对1024点设计了一款5级流水线型FFT处理器。在处理器结构中每级内采用蝶形运算单元的分时复用方法降低了硬件资... 快速傅里叶变换(fast Fourier transform,FFT)因其高效而广泛应用于信号处理系统。文章通过分析按时间抽取的基-4FFT算法,针对1024点设计了一款5级流水线型FFT处理器。在处理器结构中每级内采用蝶形运算单元的分时复用方法降低了硬件资源消耗;在5级连接结构设计中采用流水线技术提高算法处理速度。该处理器采用现场可编程逻辑门阵列(field programmable gate array,FPGA)进行验证,结果表明,在50 MHz的条件下,11.9μs即可完成1024点运算,通过光电容积脉搏波检测应用验证了其正确性。 展开更多

关键词 坐标旋转数字计算(CORDIC)算法 基-4时域抽取快速傅里叶变换(fft) 蝶形运算单元 流水线结构 分时复用

下载PDF 职称材料

基于FPGA的R-64 FFT处理器的实现 被引量：2

3

作者 覃敏东 梁华国 欧阳一鸣 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2009年第8期1121-1124,共4页

快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件。文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他R-4的流水线结构,具有占用资源更少、控制更简单等特点。该FFT处理器采用浮点数制流水线结... 快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件。文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他R-4的流水线结构,具有占用资源更少、控制更简单等特点。该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46μs。 展开更多

关键词 快速傅里叶变换 R-4 R-64 浮点 现场可编程门阵列

下载PDF 职称材料

基于CORDIC算法的基4DIT-FFT处理器的设计 被引量：3

4

作者 李晓彤 李欣 《现代电子技术》 北大核心 2016年第21期95-98,共4页

随着海洋开发和信息产业的发展,高速、大容量、高可靠性的水声通信系统成为研究热点。论述了一种用于水声通信系统中的基4DIT-FFT处理器的设计。该设计利用CORDIC算法优化蝶形运算单元,将复数乘法转换为硬件易于实现的加、减、移位运算... 随着海洋开发和信息产业的发展,高速、大容量、高可靠性的水声通信系统成为研究热点。论述了一种用于水声通信系统中的基4DIT-FFT处理器的设计。该设计利用CORDIC算法优化蝶形运算单元,将复数乘法转换为硬件易于实现的加、减、移位运算,并通过Matlab对伸缩系数与旋转系数进行预处理,大大加快了运算速度且降低了系统复杂性。在此基础上设计了一种1024点12位的基4DIT-FFT处理器。 展开更多

关键词 CORDIC算法 基4DIT—fft 蝶形运算单元 流水线结构

下载PDF 职称材料

基于FPGA的基-4 FFT算法的硬件实现 被引量：5

5

作者 唐江 刘桥 《重庆工学院学报》 2007年第5期82-84,共3页

针对高速数字信号处理的要求,提出用FPGA实现基-4FFT算法,并对其整体结构、蝶形单元进行了分析.采用蝶算单元输入并行结构和同址运算,能同时提供蝶形运算所需的4个操作数,具有最大的数据并行性,能提高处理速度;按照旋转因子存放规则,蝶... 针对高速数字信号处理的要求,提出用FPGA实现基-4FFT算法,并对其整体结构、蝶形单元进行了分析.采用蝶算单元输入并行结构和同址运算,能同时提供蝶形运算所需的4个操作数,具有最大的数据并行性,能提高处理速度;按照旋转因子存放规则,蝶形运算所需的3个旋转因子地址相同,且寻址方式简单;输出采取与输入相似的存储器;运算单元同时采用3个乘法的复数运算算法来实现. 展开更多

关键词 基-4 fft 蝶形单元 旋转因子 FPGA

下载PDF 职称材料

高速基-4FFT处理器的设计与实现 被引量：1

6

作者 杜鹏程 张晓林 苏琳琳 《遥测遥控》 2012年第1期64-68,共5页

针对卫星导航基带信号处理应用,基于FPGA技术实现基-4FFT处理器,并对各功能单元进行分析。提出的FFT处理器采用流水型结构,输入单元采用乒乓操作,可实现数据连续输入;每级之间采用延迟整序输出,减少RAM资源的消耗并提高了速度;优化蝶形... 针对卫星导航基带信号处理应用,基于FPGA技术实现基-4FFT处理器,并对各功能单元进行分析。提出的FFT处理器采用流水型结构,输入单元采用乒乓操作,可实现数据连续输入;每级之间采用延迟整序输出,减少RAM资源的消耗并提高了速度;优化蝶形运算采用9个实数乘法器,减少了复数乘法单元的使用,旋转因子寻址方式更简单。实验结果表明,在100MHz时钟下,4096点的FFT转换时间仅为10.335μs,速度比Altera的FFT处理器IP核提高了60%。 展开更多

关键词 FPGA fft处理器 基-4 流水操作

下载PDF 职称材料

一款基于MVR-CORDIC的高速64点基-4FFT处理器 被引量：1

7

作者 侯卫华 郭晖 +1 位作者 刘明峰 于宗光 《电子与封装》 2008年第5期22-25,共4页

文中设计了一款64点基-4FFT处理器,用改进的CORDIC(MVR-CORDIC)处理单元代替常规FFT处理器中的复数乘法器,改进的CORDIC处理单元在保证SQNR性能下,仅用极少次数的移位加法运算即可完成一次复数乘法,缩减了完成一次基本蝶形运算的时间并... 文中设计了一款64点基-4FFT处理器,用改进的CORDIC(MVR-CORDIC)处理单元代替常规FFT处理器中的复数乘法器,改进的CORDIC处理单元在保证SQNR性能下,仅用极少次数的移位加法运算即可完成一次复数乘法,缩减了完成一次基本蝶形运算的时间并减小了面积开销。该FFT处理器结构采用两块独立的RAM,并对中间数据作"乒-乓"式存储操作以节省数据存储时间,从而提高完成一次FFT运算的速度。所设计的FFT处理器通过FPGA进行验证,结果表明平均完成一次64点FFT运算仅需要不到1μs。 展开更多

关键词 基-4蝶形单元 fft MVR-CORDIC

下载PDF 职称材料

一种高性能的基-4FFT蝶形运算单元 被引量：2

8

作者 陈媚媚 朱恩 《电子工程师》 2008年第12期40-44,共5页

基于TSMC(台湾集成电路制造公司)0.18μm CMOS工艺库,设计了一种高性能的基-4FFT(快速傅里叶变换)蝶形运算单元,并对结构进行了研究和改进。结合流水线技术和并行结构的特点,利用循环序列进行时序控制,对IEEE754单精度浮点数构成的复数... 基于TSMC(台湾集成电路制造公司)0.18μm CMOS工艺库,设计了一种高性能的基-4FFT(快速傅里叶变换)蝶形运算单元,并对结构进行了研究和改进。结合流水线技术和并行结构的特点,利用循环序列进行时序控制,对IEEE754单精度浮点数构成的复数进行处理。相对于传统的基-4FFT蝶形运算单元可以节省75%的乘法器逻辑资源和72.7%的加法器逻辑资源。逻辑综合与版图综合后的报告显示核面积为1.12mm2。仿真结果表明,系统能够稳定工作在200MHz时钟下,且输出数据精度较高。本设计的速度、精度及面积均达到了设计指标。 展开更多

关键词 基-4 fft蝶形运算 流水线结构 并行方式 循环序列

下载PDF 职称材料

基-2FFT和基-4FFT GPS信号快速捕获算法研究 被引量：4

9

作者 杨勇 黄海生 +1 位作者 李鑫 邢永强 《信息技术》 2017年第12期85-89,共5页

捕获是GPS接收机内信号处理的第一步。捕获过程可以粗略地估算出可见卫星信号载波多普勒频移和码相位,并将估算值传送给后续的跟踪程序。捕获的速度直接决定GPS接收机的性能。基于相关运算的信号捕获算法主要分为时域相关法和基于FFT的... 捕获是GPS接收机内信号处理的第一步。捕获过程可以粗略地估算出可见卫星信号载波多普勒频移和码相位,并将估算值传送给后续的跟踪程序。捕获的速度直接决定GPS接收机的性能。基于相关运算的信号捕获算法主要分为时域相关法和基于FFT的循环相关法,因此在基-2FFT循环相关法的基础上提出基-4FFT循环相关法,通过接收真实GPS卫星数据并进行MATLAB仿真分析,最终给出时域相关法、基-2FFT和基-4FFT循环相关法对应的捕获结果与仿真时间。结果表明,在捕获结果相同的前提下,基-4FFT循环相关法的运算速度有所提升。 展开更多

关键词 GPS接收机 捕获 基-2fft 基-4fft

下载PDF 职称材料

DVB-T接收系统中2k-8k FFT处理器的设计及ROM优化 被引量：1

10

作者 黄秋元 雷艳敏 李卫国 《微电子学与计算机》 CSCD 北大核心 2009年第2期16-20,共5页

结合高速、实时快速傅立叶变换的实际需求,设计并实现了一种采用多级级联的同步流水线结构、基于SRAM、SDF(single-path delay feedback)、DIF等结构与方法的2k与8k共享硬件结构的变模FFT处理器.2k/8kFFT处理分解为5/6级基4蝶形单元与1... 结合高速、实时快速傅立叶变换的实际需求,设计并实现了一种采用多级级联的同步流水线结构、基于SRAM、SDF(single-path delay feedback)、DIF等结构与方法的2k与8k共享硬件结构的变模FFT处理器.2k/8kFFT处理分解为5/6级基4蝶形单元与1级基2蝶形单元的级联,并对存储旋转因子的ROM面积进行了最优化处理.本FFT处理器整体划分为多个模块,RTL电路全部采用Verilog HDL硬件语言描述,并对其进行了功能一致性仿真验证及RTL综合. 展开更多

关键词 DVB-T fft 旋转因子 ROM radix-4

下载PDF 职称材料

FPGA实现的基4FFT处理器高效排序算法研究 被引量：7

11

作者 伍万棱 邵杰 冼楚华 《南京航空航天大学学报》 EI CAS CSCD 北大核心 2005年第2期222-226,共5页

在FFT处理器的设计中,蝶形处理部件是关系整个处理器运行速度与资源的核心部分。对于1 0 2 4点的FFT复数浮点运算,本文旨在提出一种高效的基4排序算法,该算法基于按时间抽取的基4FFT,结合了流水线和并行方式的特点,利用4个循环序列进行... 在FFT处理器的设计中,蝶形处理部件是关系整个处理器运行速度与资源的核心部分。对于1 0 2 4点的FFT复数浮点运算,本文旨在提出一种高效的基4排序算法,该算法基于按时间抽取的基4FFT,结合了流水线和并行方式的特点,利用4个循环序列进行时序控制,用3个实数乘法器实现基4蝶形的3次复数乘法,相对于传统的基4FFT算法可以节省75 %的乘法器逻辑资源。实验结果表明,用该算法设计的1 0 2 4点复数基4FFT处理器在1 0 0 MHz的主时钟频率下运算速度为5 1 .2 9μs,满足了FFT运算的高速实时性要求。由于该排序思想可以较方便地扩展到基8或基1 6,但不增加进行一次基本蝶算的时钟周期数,依然是4个,故对于高基数将具有更高的效率。 展开更多

关键词 fft处理器 基4排序算法 流水线方式 并行方式 基4蝶形

下载PDF 职称材料

基于FPGA的64点FFT处理器设计 被引量：1

12

作者 任炳宇 战荫伟 《现代电子技术》 2009年第14期1-3,6,共4页

采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器。基-4蝶形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度。该设计采用VHDL描述的多个功能模块,经ModelSim... 采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器。基-4蝶形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度。该设计采用VHDL描述的多个功能模块,经ModelSim对系统进行逻辑综合与时序仿真。实验证明,利用FPGA实现64点FFT,运算速度快,完全可以处理高速实时信号。 展开更多

关键词 FPGA 基-4 fft算法 64点fft VHDL

下载PDF 职称材料

基于FPGA的激光测距系统中基4算法的FFT研究 被引量：1

13

作者 周孟然 刘文清 +1 位作者 刘建国 魏庆农 《激光与红外》 CAS CSCD 北大核心 2005年第4期290-293,共4页

文章提出了利用可编程逻辑器件FPGA通过硬件来实现快速傅立叶变换(FFT)的基4算法,提出了采用两个蝶形运算器同时并行计算,每次蝶形运算按顺序进行的结构,将并行处理与顺序处理相结合,提高并行度和数据吞吐量,每次蝶形运算时间不超过1μs... 文章提出了利用可编程逻辑器件FPGA通过硬件来实现快速傅立叶变换(FFT)的基4算法,提出了采用两个蝶形运算器同时并行计算,每次蝶形运算按顺序进行的结构,将并行处理与顺序处理相结合,提高并行度和数据吞吐量,每次蝶形运算时间不超过1μs,完成整个256点复数FFT运算大约需要120μs左右,同时又节省资源。该方法在激光矿井提升机位置跟踪系统中应用取得了良好效果。 展开更多

关键词 激光测距 可编程逻辑器件 基4算法的fft 蝶形运算

下载PDF 职称材料

基于FPGA的高速基4FFT设计与实现 被引量：2

14

作者 王金川 高强 高光辉 《物联网技术》 2012年第7期38-40,44,共4页

针对实时高速信号处理要求,设计并实现了一种基于FPGA的高速流水线结构的基4FFT处理器。根据各种不同基算法的运算量、硬件面积和控制复杂度,选定按时间抽取的基4算法,同时采用单路延时反馈(Single-path Delay Feedback,SDF)流水线结构... 针对实时高速信号处理要求,设计并实现了一种基于FPGA的高速流水线结构的基4FFT处理器。根据各种不同基算法的运算量、硬件面积和控制复杂度,选定按时间抽取的基4算法,同时采用单路延时反馈(Single-path Delay Feedback,SDF)流水线结构,提高了处理速度。通过Verilog HDL语言进行模块化描述和验证,结果表明,该FFT处理器具有较高性能。 展开更多

关键词 fft 流水线 基4 蝶形运算

下载PDF 职称材料

一种改进型基-8 FFT算法及其ASIC实现 被引量：2

15

作者 林晗 夏宇闻 陈杰 《中国集成电路》 2003年第52期68-71,36,共5页

本文在介绍传统 FFT 原理和流程的基础上,根据具体应用要求,结合基-4算法的长处,对传统基-8 FFT 的结构做了改进,并用 ASIC 实现了一个12位64点复数 FFT 的计算。布线后门级模型的仿真验证了改进后的结构不但计算正确,而且效率有显著的... 本文在介绍传统 FFT 原理和流程的基础上,根据具体应用要求,结合基-4算法的长处,对传统基-8 FFT 的结构做了改进,并用 ASIC 实现了一个12位64点复数 FFT 的计算。布线后门级模型的仿真验证了改进后的结构不但计算正确,而且效率有显著的提高。论文最后简单总结了改进后12位64点复数FFT 专用电路目前已经达到的性能指标。 展开更多

关键词 ASIC 基-4fft算法 快速傅里叶变换 专用集成电路

下载PDF 职称材料

一种高性能1024点fft算法的电路设计 被引量：1

16

作者 张锦红 叶甜春 徐建华 《微计算机信息》 2009年第8期303-304,234,共3页

本文针对高速大规模FFT处理器的需求提出了一种基-4按时间抽取的双通道FFT算法的硬件结构,采用4块小容量双端口SRAM代替一块大容量SRAM的设计思路以及多级流水结构。此结构能同时从四个存储器中并行存取蝶形运算的4个操作数和4个中间结... 本文针对高速大规模FFT处理器的需求提出了一种基-4按时间抽取的双通道FFT算法的硬件结构,采用4块小容量双端口SRAM代替一块大容量SRAM的设计思路以及多级流水结构。此结构能同时从四个存储器中并行存取蝶形运算的4个操作数和4个中间结果,极大的提高了处理速度。用CORDIC算法代替传统的乘法器,节省了大量的存放旋转因子的ROM表格和乘法器等硬件资源从而节省了电路面积,并设置了通道关断技术,进一步节省了功耗。经硬件验证,在系统时钟为100MHz时,1024点20位复数FFT计算时间平均为10us左右。 展开更多

关键词 基-4fft CORDIC 双端口SRAM 双通道

下载PDF 职称材料

基于BF533的基4 FFT算法的DSP实现 被引量：1

17

作者 史贤勇 陈子为 《成都信息工程学院学报》 2006年第z1期43-47,共5页

首先介绍了基4时域抽取FFT算法的快速高效的原理及实现方法,然后用MATLAB对该算法进行了仿真,分析了对其优化的几个方向,并提出了一种利用单一倒序表进行多点数位倒序的新方法。最后给出了在ADSP-BF533 DSP上采用C语言实现FFT的软件设... 首先介绍了基4时域抽取FFT算法的快速高效的原理及实现方法,然后用MATLAB对该算法进行了仿真,分析了对其优化的几个方向,并提出了一种利用单一倒序表进行多点数位倒序的新方法。最后给出了在ADSP-BF533 DSP上采用C语言实现FFT的软件设计方法,并在ADSP-BF533 KZ-KITLite^(TM)评估板上成功实现,经过实验验证,结果正确,各项指标均达到了设计要求。该实现方法具有可移植性好、速度快等优点,具有很好的参考价值和应用前景。 展开更多

关键词 时域抽取快速傅立叶变换 基4快速傅立叶变换 数字信号处理 ADSP-BF533

下载PDF 职称材料

流水线结构FFT/IFFT处理器的设计与实现 被引量：9

18

作者 何星 张铁军 侯朝焕 《微电子学与计算机》 CSCD 北大核心 2007年第4期141-143,147,共4页

针对实时高速信号处理的要求,设计并实现了一种高效的FFT处理器。在分析了FFT算法的复杂度和硬件实现结构的基础上,处理器采用了按频率抽取的基-4算法,分级流水线以及定点运算结构。可以根据要求设置成4P点的FFT或IFFT。处理器可以对多... 针对实时高速信号处理的要求,设计并实现了一种高效的FFT处理器。在分析了FFT算法的复杂度和硬件实现结构的基础上,处理器采用了按频率抽取的基-4算法,分级流水线以及定点运算结构。可以根据要求设置成4P点的FFT或IFFT。处理器可以对多个输入序列进行连续的FFT运算,消除了数据的输入输出对延时的影响,平均每完成一次N点FFT运算仅需要N个时钟周期。整个设计基于Verilog HDL语言进行模块化设计,并在Altera公司的CycloneII器件上实现。 展开更多

关键词 fft 流水线 基—4 蝶形运算

下载PDF 职称材料

可变长FFT并行旋转因子高效产生算法及实现 被引量：6

19

作者 刘红侠 杨靓 +1 位作者 黄巾 黄士坦 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2009年第3期541-546,共6页

为了解决FFT处理并行旋转因子产生复杂、所需存储资源多的问题,该文在分体存储器结构的基础上,提出了一种新的旋转因子存储、访问策略.该策略保证混合基4/2 FFT算法每个蝶式运算所需的3个旋转因子均可无冲突并行访问,且在同一个旋转因... 为了解决FFT处理并行旋转因子产生复杂、所需存储资源多的问题,该文在分体存储器结构的基础上,提出了一种新的旋转因子存储、访问策略.该策略保证混合基4/2 FFT算法每个蝶式运算所需的3个旋转因子均可无冲突并行访问,且在同一个旋转因子查找表的基础上,使计算任意小于最大可处理长度的FFT时,各级访问旋转因子地址的产生仅与最大可处理长度有关,而与当前处理长度无关.该算法仅用一个可移位累加数寄存器,实现计算过程中旋转因子地址产生的级间切换,且使一个存储体容量及访问次数减少了一半以上. 展开更多

关键词 快速傅里叶变换(fft) 旋转因子 混合基4/2 地址产生单元 fft处理器

下载PDF 职称材料

一种高速实时定点FFT处理器的设计 被引量：25

20

作者 韩泽耀 韩雁 郑为民 《电路与系统学报》 CSCD 2002年第1期18-22,共5页

本文讨论了采用FPGA和ASIC硬件实现高速实时FFT处理器的设计方案,作者在这种高速FFT设计时选择的特点基于Radix 4 DIT算法、采用乒乓RAM的设计思路以及级与级间采用流水结构。另外由于FFT基4运算的复杂性,所以在设计基4运算单元、数据... 本文讨论了采用FPGA和ASIC硬件实现高速实时FFT处理器的设计方案,作者在这种高速FFT设计时选择的特点基于Radix 4 DIT算法、采用乒乓RAM的设计思路以及级与级间采用流水结构。另外由于FFT基4运算的复杂性,所以在设计基4运算单元、数据通道中串并转换、运算数据的拉齐、颠倒位序、双地址发生等方面也有一些特点。整体上考虑是:尽可能地能够进行高速的FFT运算,本文针对1024点、16 bits位长、定点数、复数点进行运算;考虑到芯片外围接口的问题,希望外围能够尽量方便用户使用,所以在外围数据、状态和控制线上比较精简,从而把复杂的控制部分转移到芯片内部实现。 展开更多

关键词 高速实时定点 FPGA ASIC fft处理器 电路设计

下载PDF 职称材料