期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到3篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA的R-64 FFT处理器的实现 被引量：2
1
作者 覃敏东 梁华国 欧阳一鸣 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2009年第8期1121-1124,共4页
快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件。文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他R-4的流水线结构,具有占用资源更少、控制更简单等特点。该FFT处理器采用浮点数制流水线结... 快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件。文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他R-4的流水线结构,具有占用资源更少、控制更简单等特点。该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46μs。 展开更多
关键词 快速傅里叶变换 R-4 R-64 浮点 现场可编程门阵列
下载PDF
基于FPGA的64点FFT处理器设计 被引量：1
2
作者 任炳宇 战荫伟 《现代电子技术》 2009年第14期1-3,6,共4页
采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器。基-4蝶形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度。该设计采用VHDL描述的多个功能模块,经ModelSim... 采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器。基-4蝶形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度。该设计采用VHDL描述的多个功能模块,经ModelSim对系统进行逻辑综合与时序仿真。实验证明,利用FPGA实现64点FFT,运算速度快,完全可以处理高速实时信号。 展开更多
关键词 FPGA 基-4 FFT算法 64点FFT VHDL
下载PDF
高速可配RSA加速器设计与实现 被引量：2
3
作者 曾健林 黄凯 +3 位作者 马德 冯炯 葛海通 严晓浪 《传感器与微系统》 CSCD 北大核心 2012年第6期97-100,共4页
为实现高速可配RSA硬件加速器,提出了一种基于基—64蒙哥马利算法的模乘器流水线架构及其对应的可配置存储结构。通过五级流水线的并行运算和存储器的灵活配置,可以高效地实现256位到2048位的RSA运算。实验结果表明:与其他相关工作比较... 为实现高速可配RSA硬件加速器,提出了一种基于基—64蒙哥马利算法的模乘器流水线架构及其对应的可配置存储结构。通过五级流水线的并行运算和存储器的灵活配置,可以高效地实现256位到2048位的RSA运算。实验结果表明:与其他相关工作比较,提出的流水线架构能够取得较好的性能和资源消耗比,加速器在模乘器性能和数据吞吐率方面有明显提高。在73 k门硬件资源下,在1024位RSA运算情况下,实现了333 kbps的数据吞吐率。 展开更多
关键词 RSA 蒙哥马利模乘 基— 并行流水线 可配
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部