随着微电子封装技术不断向高性能、高密度方向发展,系统级封装(System in Package,SiP)等先进封装技术也被应用于弹载微系统中。在高加速度冲击载荷作用下,互连层的失效成为影响微系统可靠性的重要因素。针对冲击方向对封装器件可靠性...随着微电子封装技术不断向高性能、高密度方向发展,系统级封装(System in Package,SiP)等先进封装技术也被应用于弹载微系统中。在高加速度冲击载荷作用下,互连层的失效成为影响微系统可靠性的重要因素。针对冲击方向对封装器件可靠性影响的问题,借助有限元软件LS-DYNA分析了三种冲击姿态下互连层的失效机理,并提出了相应的底填优化方案,能够较好地降低危险位置的受载水平。仿真结果表明:封装结构以垂直于冲击载荷方向布置时,互连层的冲击可靠性最高,基于边角冲击的底填优化方案能够显著提升互连层抗冲击性能,边沿填充方式使得互连层的等效塑性应变降低了90%以上。展开更多
介绍了3D堆叠技术及其发展现状,探讨了W2W(Wafer to wafer)及D2W(Die to wafer)等3D堆叠方案的优缺点,并重点讨论了垂直互连的穿透硅通孔TSV(Through silicon via)互连工艺的关键技术,探讨了先通孔、中通孔及后通孔的工艺流程及特点,介...介绍了3D堆叠技术及其发展现状,探讨了W2W(Wafer to wafer)及D2W(Die to wafer)等3D堆叠方案的优缺点,并重点讨论了垂直互连的穿透硅通孔TSV(Through silicon via)互连工艺的关键技术,探讨了先通孔、中通孔及后通孔的工艺流程及特点,介绍了TSV的市场前景和发展路线图。3D堆叠技术及TSV技术已经成为微电子领域研究的热点,是微电子技术及MEMS技术未来发展的必然趋势,也是实现混合集成微系统的关键技术之一。展开更多
文摘随着微电子封装技术不断向高性能、高密度方向发展,系统级封装(System in Package,SiP)等先进封装技术也被应用于弹载微系统中。在高加速度冲击载荷作用下,互连层的失效成为影响微系统可靠性的重要因素。针对冲击方向对封装器件可靠性影响的问题,借助有限元软件LS-DYNA分析了三种冲击姿态下互连层的失效机理,并提出了相应的底填优化方案,能够较好地降低危险位置的受载水平。仿真结果表明:封装结构以垂直于冲击载荷方向布置时,互连层的冲击可靠性最高,基于边角冲击的底填优化方案能够显著提升互连层抗冲击性能,边沿填充方式使得互连层的等效塑性应变降低了90%以上。
文摘介绍了3D堆叠技术及其发展现状,探讨了W2W(Wafer to wafer)及D2W(Die to wafer)等3D堆叠方案的优缺点,并重点讨论了垂直互连的穿透硅通孔TSV(Through silicon via)互连工艺的关键技术,探讨了先通孔、中通孔及后通孔的工艺流程及特点,介绍了TSV的市场前景和发展路线图。3D堆叠技术及TSV技术已经成为微电子领域研究的热点,是微电子技术及MEMS技术未来发展的必然趋势,也是实现混合集成微系统的关键技术之一。
基金supported in part by the General Research Fund CUHK417807 and CUHK418708 from Hong Kong SAR Research Grants Council(RGC)by National Science Foundation of China(NSFC) under grant No.60876029a grant N CUHK417/08 from the NSFC/RGC Joint Research Scheme
