期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到4篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
先进封装技术在三维闪存产品中的应用探讨
1
作者 邵滋人 李太龙 汤茂友 《中国集成电路》 2023年第11期88-92,共5页
在存储技术发展过程中,三维闪存存储器以其单位面积内存储容量大、改写速度快等优点,正逐步取代机械硬盘成为大数据存储领域中的主角。但是目前市面上的Nand Flash产品封装还是多以传统金属线键合技术为主,这类传统方案会在一些特殊应... 在存储技术发展过程中,三维闪存存储器以其单位面积内存储容量大、改写速度快等优点,正逐步取代机械硬盘成为大数据存储领域中的主角。但是目前市面上的Nand Flash产品封装还是多以传统金属线键合技术为主,这类传统方案会在一些特殊应用和需求下存在较难进一步降低封装体的尺寸、传输速度受限等问题。为了应对产品尺寸持续向小、速度和带宽需求持续增大的趋势,三维闪存封装也需要更多的形式,可以结合当前涌现出的多种先进封装形式寻找新的解决方案。本文通过分析SiP、Fan-out、3D和Chiplet等先进封装形式,探讨在三维闪存封装中的可能应用方案,利用重新布线层(RDL)代替基板、TSV,Bumping代替金线的连接等技术,有效缩小封装体面积同时,提升产品的运行速度,增强数据处理能力。 展开更多
关键词 三维闪存 先进封装 SiP Fan-in/Fan-out 重新布线层(RDL) 硅通孔(TSV) Chiplet
下载PDF
三维闪存封装基板球焊表面处理技术应用探讨
2
作者 邵滋人 李启力 李太龙 《中国集成电路》 2023年第10期71-75,共5页
封装基板是三维闪存封装的重要原材料之一,其与外部电路连接的焊接区域所用表面处理工艺对封装体与主板连接的可靠性以及封装成本都有重要影响。目前常用表面处理工艺中,OSP工艺具有制作成本低、焊盘表面平整度高、加工时的能源消耗少... 封装基板是三维闪存封装的重要原材料之一,其与外部电路连接的焊接区域所用表面处理工艺对封装体与主板连接的可靠性以及封装成本都有重要影响。目前常用表面处理工艺中,OSP工艺具有制作成本低、焊盘表面平整度高、加工时的能源消耗少等优点,在对封装成本比较敏感的三维闪存产品上得到广泛的应用。随着OSP可焊性和耐高温性能的显著提高,未来OSP在三维闪存封装基板上的应用将更加广泛,技术也将更加成熟。本文通过对基板表面处理工艺及三维闪存封装特点的综合分析,探讨适合三维闪存封装基板球焊表面处理工艺,展望相应表面处理工艺的发展。 展开更多
关键词 三维闪存 封装基板 表面处理 OSP
下载PDF
三维闪存中基于钨互连的空气隙结构的制备工艺 被引量：1
3
作者 袁璐月 刘峻 +3 位作者 范鲁明 郭安乾 夏志良 霍宗亮 《半导体技术》 CAS 北大核心 2019年第4期281-285,共5页
将空气隙应用于逻辑器件后段金属互连线中可以有效降低互连线间的寄生电容,提升电路信号传输速度,但制备过程仍具有一定的困难。基于三维闪存(3D NAND)中后段(BEOL)W的自对准双重图形化(SADP)工艺,利用湿法刻蚀的方法在W化学机械平坦化(... 将空气隙应用于逻辑器件后段金属互连线中可以有效降低互连线间的寄生电容,提升电路信号传输速度,但制备过程仍具有一定的困难。基于三维闪存(3D NAND)中后段(BEOL)W的自对准双重图形化(SADP)工艺,利用湿法刻蚀的方法在W化学机械平坦化(CMP)之后去除SiO_2介质层,然后再利用化学气相淀积(CVD)法淀积一层台阶覆盖率较低的介质在金属互连线层内形成空气隙。采用空气隙结构代替原来的SiO_2介质层可降低约37.4%的寄生电容,且薄膜的台阶覆盖率会进一步降低电容。TCAD仿真和电性能测试结果表明,采用该方法制备的空气隙结构可降低互连延迟。 展开更多
关键词 三维闪存 W互连 RC延迟 空气隙 低台阶覆盖率
原文传递
基于CRC与比特交织的LDPC码3D Flash差错控制方法研究 被引量：1
4
作者 郏宏鑫 郭锐 《软件导刊》 2020年第4期247-251,共5页
为解决3D Flash存储密度增大导致Flash整体误码率不断提高、数据可靠存储时间缩短的问题,提出一种基于循环冗余校验与比特交织的LDPC码3D Flash差错控制方法。该方法首先用CRC判决读取数据是否出错,若出错则实施LDPC纠错,避免浪费纠错... 为解决3D Flash存储密度增大导致Flash整体误码率不断提高、数据可靠存储时间缩短的问题,提出一种基于循环冗余校验与比特交织的LDPC码3D Flash差错控制方法。该方法首先用CRC判决读取数据是否出错,若出错则实施LDPC纠错,避免浪费纠错资源。在数据读写过程中使用比特交织的方法改变3D TLC Flash逻辑页的比特信息存放顺序,降低3D Flash单一逻辑页误码率过高引起的不必要坏区发生概率。仿真结果表明,在3D TLC Flash信道下,LSB逻辑页的比特误码率下降约35.7%,Flash数据保留时间增加了30.9%。该差错控制方法可在3D TLC Flash控制器中实现,不仅可提高3D TLC Flash数据存储可靠性,还可延长3D TLC Flash数据可靠存储时间。 展开更多
关键词 三维三层单元闪存 低密度奇偶检验码 循环冗余校验 比特交织 差错控制
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部