期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
电子内窥镜图像实时采集与视频显示系统设计与实现 被引量:5
1
作者 孙正 江洁 郁道银 《天津大学学报(自然科学与工程技术版)》 EI CAS CSCD 北大核心 2002年第5期627-630,共4页
介绍了医用电子内窥镜图像实时采集与显示系统的设计与实现 .用PCI接口控制器AMCCS5 933实现PCI总线接口 ,用FPGA作为核心控制模块完成对数据传输和相关芯片的控制 .用WinDriver开发了系统的Windows设备驱动程序 ,用DMA方式将图像数据由... 介绍了医用电子内窥镜图像实时采集与显示系统的设计与实现 .用PCI接口控制器AMCCS5 933实现PCI总线接口 ,用FPGA作为核心控制模块完成对数据传输和相关芯片的控制 .用WinDriver开发了系统的Windows设备驱动程序 ,用DMA方式将图像数据由PCI总线传送至主机内存 ;用DirectDraw接口实现了对显示硬件的直接访问 ,从而实现图像的实时显示 .调试结果证明该系统性能良好 ,并己投入使用 。 展开更多
关键词 视频显示系统 电子内窥镜 实时图像采集系统 PCI总线 现场可编程门阵列 先进先出缓存 系统设计
下载PDF
时钟及面积优化的可配置片上网络路由器 被引量:1
2
作者 胡东伟 尚德龙 +1 位作者 张勇 王力男 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2022年第2期125-134,共10页
片上网络路由器是实现多核/众核互连的核心电路部件。在介绍同步先进先出缓存器和异步先进先出缓存器的实现电路架构和延迟特点以及片上网络及其路由器架构的基础上,提出了片上网络的时钟优化方案,给出了优化时钟方案下的路由器电路结构... 片上网络路由器是实现多核/众核互连的核心电路部件。在介绍同步先进先出缓存器和异步先进先出缓存器的实现电路架构和延迟特点以及片上网络及其路由器架构的基础上,提出了片上网络的时钟优化方案,给出了优化时钟方案下的路由器电路结构,并进行了实现。采用该时钟方案,片上网络路由器间的延迟得以减小。为降低先进先出缓存器的面积开销,进一步提出采用锁存器来实现同步或异步先进先出缓存器,解决了单时钟下的锁存器写问题。更进一步,给出了多个先进先出缓存器的共享实现方案。文章中的方案对开发低功耗嵌入式众核处理器具有直接指导意义。 展开更多
关键词 先进先出缓存 片上网络 路由器
下载PDF
基于MIPS核的片上系统总线控制器设计 被引量:1
3
作者 袁丹寿 黄琼珍 戎蒙恬 《计算机工程与应用》 CSCD 北大核心 2004年第36期102-105,共4页
针对基于MIPS核的高清晰度电视(HDTV)的片上系统,设计了一种EC总线控制器。在MIPS核外采用高速缓存来提高总线效率。实现了流水线总线事件,解决了EC总线时钟与外设时钟的转换。通过MIPS总线功能模块(BFM)的时序仿真验证了该控制器的正... 针对基于MIPS核的高清晰度电视(HDTV)的片上系统,设计了一种EC总线控制器。在MIPS核外采用高速缓存来提高总线效率。实现了流水线总线事件,解决了EC总线时钟与外设时钟的转换。通过MIPS总线功能模块(BFM)的时序仿真验证了该控制器的正确性。0.25-μmCMOS工艺综合了EC总线控制器的RTL代码,总线时钟可达到149MHz。最后通过了FPGA验证。 展开更多
关键词 总线控制器 先进先出缓存器(FIFO) 片上系统
下载PDF
超高吞吐量MD5算法的FPGA实现 被引量:4
4
作者 王臣 袁焱 《信息技术》 2011年第9期55-58,61,共5页
为了提高MD5算法在FPGA中实现的运算效率,使之达到超高的数据吞吐量,提出了一种新的全流水线架构,用于实现MD5算法。架构中使用了FIFO缓存存储数据,以配合流水线的运算。实验验证其达到了单个MD5运算单元运算吞吐量的理论上限,在相同芯... 为了提高MD5算法在FPGA中实现的运算效率,使之达到超高的数据吞吐量,提出了一种新的全流水线架构,用于实现MD5算法。架构中使用了FIFO缓存存储数据,以配合流水线的运算。实验验证其达到了单个MD5运算单元运算吞吐量的理论上限,在相同芯片平台上,超过已发表的MD5运算模块最高吞吐量的77%。 展开更多
关键词 MD5算法 现场可编程逻辑阵列 全流水线 先进先出缓存
下载PDF
基于FIFO与电平转换器的DSP高速ADC系统 被引量:4
5
作者 吴宝丽 陈健 《国外电子元器件》 2004年第10期25-28,共4页
给出了一种以DSP数字信号处理芯片TMS320VC5402作数据处理器 ,结合高速模数转换器AD9244、先进先出缓冲存储器芯片IDT7204以及电平转换器SN74ALVC164245构成的高速数据采集系统的设计方案。
关键词 DSP 高速模数转换器 先进先出缓存 AD9244
下载PDF
基于SDRAM的网络延时器的设计与实现
6
作者 杨娟 胡兵 沈翰宁 《科技信息》 2011年第29期78-79,共2页
数据通过不同类型的通信系统进行传输,由于数据传输链路的差异,导致数据到达接收端时间存在差异,网络延时器的设计在传输较快的数据的前端插入一个延时,使不同网络的传输数据同时达到接收端,避免了时延差所造成的数据处理失真等问题。
关键词 网络延时 同步动态随机存储器控制器 异步先进先出缓存 FPGA
下载PDF
实时图像处理系统的DSP实现 被引量:5
7
作者 庄克玉 黄洪全 《自动化技术与应用》 2004年第3期59-61,共3页
本文以TI公司的DSP芯片TMS3 2 0C62 0 4为例 ,结合IDT公司的先进先出缓存芯片IDT72V3 64 0 ,介绍了其扩展总线XB在DMA控制下对FIFO进行读写 ,以实现对图像的实时采集。
关键词 图像处理 TMS320C6204定点处理器 IDT72V3640先进先出缓存芯片 FIFO EMIF XB DMA
下载PDF
高速CCD图像数据存储技术 被引量:26
8
作者 达选福 张伯珩 边川平 《光子学报》 EI CAS CSCD 北大核心 2003年第11期1393-1395,共3页
介绍了一种高速CCD图像数据的实时存储方法 利用FIFO缓存器使CCD输出的高速数据流和低速存储介质二者的速度匹配 ,将多路高速大容量图像数据实时记录到了存储介质中 ,为后期的图像恢复和图像处理提供了原始数据
关键词 FIFO(先进先出)缓存 高速数据存储 时序设计
下载PDF
基于FIFO的A/D与DSP之间接口的设计
9
作者 董海霞 李五坡 《金华职业技术学院学报》 2010年第3期38-40,共3页
基于FIFO以DSP数字信号处理芯片TMS320VC5402作数据处理器,拟定结合高速模数转换器AD9244、先进先出缓冲存储器芯片IDT7205构成的高速数据采集系统的设计方案。设计中主要体现FIFO的缓存作用,使FIFO能够在A/D于DSP之间充当媒介,较好的... 基于FIFO以DSP数字信号处理芯片TMS320VC5402作数据处理器,拟定结合高速模数转换器AD9244、先进先出缓冲存储器芯片IDT7205构成的高速数据采集系统的设计方案。设计中主要体现FIFO的缓存作用,使FIFO能够在A/D于DSP之间充当媒介,较好的完成数据传输。 展开更多
关键词 A/D DSP(Digital SIGNAL Processing) FIFO(First In FIRST Out是一种先进先出的数据缓存器)
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部