期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
串行反馈内置自测试设计的研究
1
作者 李晓维 《计算机辅助设计与图形学学报》 EI CSCD 1994年第4期296-301,共6页
本文给出一种串行反馈内置自测试设计结构,分析了它的状态转移图的拓扑结构,并对若干电路做了模拟实验。研究表明:添加反馈线沟通测试图形生成和响应压缩部分,既能提高测试图形的随机性,又可以降低错误特征被漏检的可能性,从而提... 本文给出一种串行反馈内置自测试设计结构,分析了它的状态转移图的拓扑结构,并对若干电路做了模拟实验。研究表明:添加反馈线沟通测试图形生成和响应压缩部分,既能提高测试图形的随机性,又可以降低错误特征被漏检的可能性,从而提高故障覆盖率。 展开更多
关键词 内置自测试 设计 串行反馈
下载PDF
并行反馈内置自测试设计方案
2
作者 李晓维 《电子测量与仪器学报》 CSCD 1994年第1期1-6,共6页
本文提出一种并行反馈式内置自测试设计结构,这是对[1][2]中所述方案的改进。状态转移图的拓扑结构分析结果表明:这是一种有效的自测试结构。文中探讨了输出特征的混淆问题,给出了适用于所述BIST结构、能减小和消除特征混淆的解决方案。
关键词 内置自测试 并行反馈 设计方案
下载PDF
一种基于包的逻辑内置自测试电路设计方法 被引量:1
3
作者 王益波 严晓浪 +1 位作者 王界兵 许志翰 《微电子学与计算机》 CSCD 北大核心 2005年第1期156-159,共4页
针对网络芯片基于包的传输和串行通讯的特点,本文提出了一种新的逻辑自测试电路设计方法。在我们自行开发的PCIExpress到PCI/PCIX桥中,以较小的硬件代价,实现了数字电路部分的自测试设计,通过这种电路,可以低成本快速实现芯片的全速初测... 针对网络芯片基于包的传输和串行通讯的特点,本文提出了一种新的逻辑自测试电路设计方法。在我们自行开发的PCIExpress到PCI/PCIX桥中,以较小的硬件代价,实现了数字电路部分的自测试设计,通过这种电路,可以低成本快速实现芯片的全速初测试,从而确定芯片功能是否基本正确。 展开更多
关键词 逻辑内置自测试 伪随机重现 回路
下载PDF
设计中的内置自测试设计与测试专家论内置自测试
4
作者 梁超 时万春 王玉卿 《国外电子测量技术》 1998年第3期2-7,共6页
虽然内置自测试(built-in-self-test简写为BIST)已探讨了近25年,但直到最近使用它的用户才有所增长。过去只有集成系统行业内的公司才觉得有使用BIST的必要,如AT&T和IBM等。现在小一些的公司,象Level One通讯和Stratus计算机公司也... 虽然内置自测试(built-in-self-test简写为BIST)已探讨了近25年,但直到最近使用它的用户才有所增长。过去只有集成系统行业内的公司才觉得有使用BIST的必要,如AT&T和IBM等。现在小一些的公司,象Level One通讯和Stratus计算机公司也已决定采用BIST,而且从事EDA的公司也正着手引入BIST工具。 现有的BIST能满足用户需求吗?有些什么样的解决方案?我们如何使用BIST工具?还希望BIST有什么新的应用?为了回答这些问题,设计与测试杂志于1997年在加州召开了设计自动化会议,邀请了一些工具开发人员、用户和科研人员出席。 展开更多
关键词 电子测量 内置自测试 BIST 嵌入技术 设计
下载PDF
反馈式内置自测试设计方案对比研究
5
作者 李晓维 《装甲兵工程学院学报》 1996年第3期43-49,共7页
对两种基于反馈的自测试(BIST)方案进行了比较研究,给出了串行反馈和并行反馈BIST方案的设计结构和操作模式。分析了它们的状态转移图的拓扑结构,并对若干电路做了模拟实验。研究表明:添加线沟通测试图生成和响应压缩部分所产生的串... 对两种基于反馈的自测试(BIST)方案进行了比较研究,给出了串行反馈和并行反馈BIST方案的设计结构和操作模式。分析了它们的状态转移图的拓扑结构,并对若干电路做了模拟实验。研究表明:添加线沟通测试图生成和响应压缩部分所产生的串行反馈BIST方案性能更好。 展开更多
关键词 测试 测试设计 内置自测试 状态转移图
原文传递
数模混合信号的测试与仿真 被引量:3
6
作者 徐卫林 何怡刚 厉芸 《现代电子技术》 2004年第22期80-82,93,共4页
VL SI的发展特别是 So C的出现 ,对混合信号测试的研究提出了紧迫的要求。结合系统级芯片的可测试性设计技术所面临的技术难点 ,本文着重讨论了目前现有的各种测试手段及其各自的特点。
关键词 片上系统 混合信号 扫描测试 内置自测试 故障仿真
下载PDF
SoC中混合信号的测试 被引量:3
7
作者 刘全喜 何怡刚 +1 位作者 刘美容 彭浴辉 《现代电子技术》 2006年第3期94-98,共5页
随着经济社会的发展,人们对消费类电子的多媒体功能要求越来越高;这极大促进了SoC中混合信号工艺的运用,但是随之而来的是SoC在测试上遇到了前所未有的难题,因为混合信号电路的集成使他不同于纯数字电路IC的测试。SoC中混合信号的测试是... 随着经济社会的发展,人们对消费类电子的多媒体功能要求越来越高;这极大促进了SoC中混合信号工艺的运用,但是随之而来的是SoC在测试上遇到了前所未有的难题,因为混合信号电路的集成使他不同于纯数字电路IC的测试。SoC中混合信号的测试是SoC进一步发展的瓶颈,这对研究提出了紧迫的要求。介绍SoC中混合信号测试面临的主要问题,着重讨论了混合信号边界扫描测试,内置自测试方法(BIST)等测试手段及各自的特点。展望了SoC混合信号测试的研究方向。 展开更多
关键词 SOC 混合信号 扫描测试 内置自测试
下载PDF
DATE ’98反映了设计和测试观念的改变
8
作者 魏波 李仕学 《国外电子测量技术》 1999年第1期2-2,共1页
从在巴黎召开的DATE’98会议可以看出,电子工业界的设计观念正从电路级设计向系统级设计转移,测试设计正从可测性设计向内置自测试转移。
关键词 测试 测试设计 内置自测试 电子系统
下载PDF
一种有效的八位MCU桶形移位器BIST电路
9
作者 徐新民 洪波 +1 位作者 尚丽娜 何乐年 《电路与系统学报》 CSCD 北大核心 2007年第6期85-88,共4页
针对8位微控制器(MCU)数据通道中桶形移位器的可测试性问题,提出了一种新颖的确定性内置自测试(BIST)电路设计方案,并对其进行了验证。该方案采用5个D触发器,在16个测试时钟周期内产生16个测试矢量,可完成对8位桶形移位器100%故障覆盖... 针对8位微控制器(MCU)数据通道中桶形移位器的可测试性问题,提出了一种新颖的确定性内置自测试(BIST)电路设计方案,并对其进行了验证。该方案采用5个D触发器,在16个测试时钟周期内产生16个测试矢量,可完成对8位桶形移位器100%故障覆盖率测试。本论文的电路设计方案也可应用于一般2N位(N≥4)桶形移位器的可测试设计。 展开更多
关键词 桶形移位器 数据通道 确定性内置自测试 测试设计
下载PDF
可测性设计最新进展
10
作者 姜卫东 察豪 《海军工程大学电子工程学院学报》 2000年第1期62-65,共4页
介绍可测性设计基本概念。重点分析两种最新的可测性设计技术:边界扫描测试和内置自测试技术。
关键词 可测性设计 边界扫描测试 内置自测试
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部