期刊导航
期刊开放获取
重庆大学
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
VSF:CMOS组合电路的静态功耗评估模型
被引量：
1
1
作者
赵晓莺
佟冬
程旭
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2007年第5期789-795,共7页
为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态...
为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.
展开更多
关键词
归一化堆叠系数
电路有效堆叠系数
静态
功耗评估模型
CMOS组合电路
下载PDF
职称材料
单芯片多处理器结构功耗评估方法研究
被引量：
1
2
作者
赵新源
郭松柳
汪东升
《计算机工程与设计》
CSCD
北大核心
2006年第18期3311-3313,共3页
单芯片多处理器(CMP)结构已成为提高微处理器性能的重要途径,但国内外针对此结构的功耗评估与优化研究还较少见到,已有的研究多集中在软件级和编译级,目前还没有适用于该结构的功耗评估软件模拟器。为单芯片多处理器结构建立准确的功耗...
单芯片多处理器(CMP)结构已成为提高微处理器性能的重要途径,但国内外针对此结构的功耗评估与优化研究还较少见到,已有的研究多集中在软件级和编译级,目前还没有适用于该结构的功耗评估软件模拟器。为单芯片多处理器结构建立准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构达到减少整体功耗的目的;同时,此功耗评估模型也可作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持。
展开更多
关键词
单芯片多处理器
功耗评估模型
CPU模拟器
下载PDF
职称材料
同时多线程微处理器结构的性能功耗研究
被引量：
2
3
作者
郭松柳
汪东升
汤志忠
《计算机工程与应用》
CSCD
北大核心
2008年第28期4-8,共5页
为同时多线程微处理器结构建立的准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构的方法,达到减少整体功耗的目的;同时,此功耗评估模型也可以作为高层功耗优化研究的测试平台,为系统级...
为同时多线程微处理器结构建立的准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构的方法,达到减少整体功耗的目的;同时,此功耗评估模型也可以作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持。
展开更多
关键词
同时多线程微处理器(SMT)
功耗评估模型
CPU模拟器
下载PDF
职称材料
题名
VSF:CMOS组合电路的静态功耗评估模型
被引量：
1
1
作者
赵晓莺
佟冬
程旭
机构
北京大学微处理器研究与开发中心
出处
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2007年第5期789-795,共7页
基金
国家高技术研究发展计划资助项目(批准号:2004AA1Z1010)~~
文摘
为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.
关键词
归一化堆叠系数
电路有效堆叠系数
静态
功耗评估模型
CMOS组合电路
Keywords
unified stacking factor
virtual stacking factor
leakage power evaluation model
CMOS＇combinational circuit
分类号
TN432 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
单芯片多处理器结构功耗评估方法研究
被引量：
1
2
作者
赵新源
郭松柳
汪东升
机构
清华大学计算机科学与技术系
出处
《计算机工程与设计》
CSCD
北大核心
2006年第18期3311-3313,共3页
基金
国家863高技术研究发展计划基金项目(2002AA1Z1030)。
文摘
单芯片多处理器(CMP)结构已成为提高微处理器性能的重要途径,但国内外针对此结构的功耗评估与优化研究还较少见到,已有的研究多集中在软件级和编译级,目前还没有适用于该结构的功耗评估软件模拟器。为单芯片多处理器结构建立准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构达到减少整体功耗的目的;同时,此功耗评估模型也可作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持。
关键词
单芯片多处理器
功耗评估模型
CPU模拟器
Keywords
chip multiprocessor
power estimation model
CPU simulator
分类号
TP3 [自动化与计算机技术—计算机科学与技术]
下载PDF
职称材料
题名
同时多线程微处理器结构的性能功耗研究
被引量：
2
3
作者
郭松柳
汪东升
汤志忠
机构
微处理器与片上系统技术研究中心
清华大学计算机科学与技术系高性能计算研究所
出处
《计算机工程与应用》
CSCD
北大核心
2008年第28期4-8,共5页
基金
国家自然科学基金No.60573100~~
文摘
为同时多线程微处理器结构建立的准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构的方法,达到减少整体功耗的目的;同时,此功耗评估模型也可以作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持。
关键词
同时多线程微处理器(SMT)
功耗评估模型
CPU模拟器
Keywords
Simultaneous Multithreading（SMT）
power estimation model
CPU simulator
分类号
TP3 [自动化与计算机技术—计算机科学与技术]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
VSF:CMOS组合电路的静态功耗评估模型
赵晓莺
佟冬
程旭
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2007
1
下载PDF
职称材料
2
单芯片多处理器结构功耗评估方法研究
赵新源
郭松柳
汪东升
《计算机工程与设计》
CSCD
北大核心
2006
1
下载PDF
职称材料
3
同时多线程微处理器结构的性能功耗研究
郭松柳
汪东升
汤志忠
《计算机工程与应用》
CSCD
北大核心
2008
2
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
