期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到3篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于DI反馈互锁的低开销抗四节点翻转锁存器研究
1
作者 王俊 徐辉 《华北科技学院学报》 2024年第2期54-62,84,共10页
随着CMOS集成电路工作频率和工艺的提升,深纳米级电路在高辐射空间环境中也越来越容易受到辐射粒子撞击引起的软错误影响。本文提出了一种低成本的quadruple-node-upsets(QNUs)容忍锁存器设计LCQNUTL,由三个独立的存储单元SC和拦截模块C... 随着CMOS集成电路工作频率和工艺的提升,深纳米级电路在高辐射空间环境中也越来越容易受到辐射粒子撞击引起的软错误影响。本文提出了一种低成本的quadruple-node-upsets(QNUs)容忍锁存器设计LCQNUTL,由三个独立的存储单元SC和拦截模块CG-SIM组成。SC内部两个二元反相器DI进行反馈互锁组成一个环路,通过Dual-inverter(DI)的特性达到实现SC单元可以单节点翻转的自恢复能力;再通过CG-SIM将存储单元SC中的部分错误节点进行过滤,所提出的LCQNUTL锁存器可以完全容忍QNU。仿真结果也验证了LCQNUTL锁存器的鲁棒性。与目前相同类型的QNU容忍锁存器设计相比,功耗平均降低53.21%,延迟平均降低53.83%,PDP平均降低77.27%。 展开更多
关键词 辐射 软错误 锁存器设计 四节点翻转
下载PDF
一种低成本的四节点翻转自恢复锁存器设计
2
作者 徐辉 宁亚飞 +2 位作者 朱瑞 刘璇 周静 《信阳农林学院学报》 2022年第3期96-101,共6页
为了有效地容忍软错误,本文基于32nm CMOS工艺提出了一种低成本的四节点翻转自恢复锁存器(LCQNUSRL)。该锁存器由24个C单元构成,形成6×4的阵列结构,构建了四级过滤的容错机制。当锁存器内部任意四个节点发生翻转,经过C单元的阻塞后... 为了有效地容忍软错误,本文基于32nm CMOS工艺提出了一种低成本的四节点翻转自恢复锁存器(LCQNUSRL)。该锁存器由24个C单元构成,形成6×4的阵列结构,构建了四级过滤的容错机制。当锁存器内部任意四个节点发生翻转,经过C单元的阻塞后,该锁存器可自行恢复到正确值。采用HSPICE进行实验表明,与三个锁存器(LCTNURL,TNURL,LC-TSL)平均值相比功耗降低了32.94%,延迟降低了30.2%,功耗延迟积(power delay product,PDP)降低了53.35%,晶体管数量增加了25%,使用较多的晶体管实现了QNUs自恢复,有着更高的可靠性。此外,所提出的锁存器对电压和温度的变化不敏感。 展开更多
关键词 锁存器 C单元 自恢复 四节点翻转 软错误
下载PDF
基于三模冗余和三级错误拦截的四节点翻转容忍锁存器设计
3
作者 宁亚飞 《河南科技》 2022年第16期19-22,共4页
本研究提出一种基于三模冗余和三级错误拦截的四节点翻转容忍锁存器设计(TTEQNUTL)。该锁存器由3个单节点翻转的自恢复模块(SNUSR1、SNUSR2和SNUSR3)、1个三级错误拦截模块和7个传输门组成。每个SNUSR模块均包含2个普通的C单元和2个钟控... 本研究提出一种基于三模冗余和三级错误拦截的四节点翻转容忍锁存器设计(TTEQNUTL)。该锁存器由3个单节点翻转的自恢复模块(SNUSR1、SNUSR2和SNUSR3)、1个三级错误拦截模块和7个传输门组成。每个SNUSR模块均包含2个普通的C单元和2个钟控C单元,4个C单元形成一个环形结构。HSPICE试验结果表明,与2个锁存器(LCTNURL、IHTRL)的平均值相比,本研究提出的锁存器以牺牲21.95%的面积开销为代价,使功耗降低30.77%、延迟降低48.56%、功耗延迟积(Power Delay Product,PDP)降低66.92%。 展开更多
关键词 锁存器 三模冗余 四节点翻转
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部