期刊文献+
共找到23篇文章
< 1 2 >
每页显示 20 50 100
基于强化学习的多核芯片动态功耗管理框架 被引量:1
1
作者 卓成 曾旭东 +4 位作者 陈宇飞 孙凇昱 罗国杰 贺青 尹勋钊 《电子与信息学报》 EI CSCD 北大核心 2023年第1期24-32,共9页
多核芯片可以为移动智能终端提供强大算力,但功耗和温度问题始终制约着其性能表现。针对这个问题,该文提出了一种基于强化学习的多核芯片动态功耗管理框架。首先,建立了一个基于GEM5的多核芯片动态电压频率调节仿真系统。然后,采用了一... 多核芯片可以为移动智能终端提供强大算力,但功耗和温度问题始终制约着其性能表现。针对这个问题,该文提出了一种基于强化学习的多核芯片动态功耗管理框架。首先,建立了一个基于GEM5的多核芯片动态电压频率调节仿真系统。然后,采用了一种考虑CMOS芯片物理特性的功耗模型构建方法以实现在线实时功耗监测。最后,设计了一种面向多核芯片的梯度式奖励方法,并使用深度Q神经网络(Deep Q Network, DQN)算法对多核芯片的功耗管理策略进行学习。仿真结果表明,相比于常规的Ondemand,MaxBIPS方案,该文所提出的框架分别实现了2.12%, 4.03%的多核芯片计算性能提升。 展开更多
关键词 多核处理器芯片 动态功耗管理 强化学习
下载PDF
基于CNN的多核芯片低功耗验证系统设计
2
作者 王宇 祝健杨 +2 位作者 何雨旻 刘德宏 陈军健 《电子设计工程》 2023年第22期125-129,共5页
针对目前设计的多核芯片低功耗验证系统验证过程损失较大、验证精度较低等问题,基于CNN设计了一种新的多核芯片低功耗验证系统。通过微处理器、写缓冲器、程序存储器和SDRAM中断控制器组成硬件结构。微处理器外部连接3个接口,通过静态... 针对目前设计的多核芯片低功耗验证系统验证过程损失较大、验证精度较低等问题,基于CNN设计了一种新的多核芯片低功耗验证系统。通过微处理器、写缓冲器、程序存储器和SDRAM中断控制器组成硬件结构。微处理器外部连接3个接口,通过静态设计降低功耗,写缓冲器对数据进行替换。采用单片机在上电复位时利用SDRAM中断控制器控制系统电路。引入CNN技术,通过集中度验证、低功耗特征重现、验证系统建立完成系统软件操作。实验结果表明,基于CNN的多核芯片低功耗验证系统可将验证过程损失降低10%,精度提高15%。 展开更多
关键词 CNN 多核芯片 低功耗验证 验证系统 微处理器
下载PDF
面向NoC多核芯片组的任务映射算法 被引量:3
3
作者 侯宁 张多利 《电子测量与仪器学报》 CSCD 2011年第8期695-699,共5页
片上网络(Network On Chip,NoC)是一种高效的片上互连技术。由于NoC的数据通讯具有并发、分离的特性,因此可以方便的在板级集成多块NoC多核芯片协同工作,构成NoC多核芯片组,快速提供更强大的处理能力。板级通讯的数据链路带宽远小于芯... 片上网络(Network On Chip,NoC)是一种高效的片上互连技术。由于NoC的数据通讯具有并发、分离的特性,因此可以方便的在板级集成多块NoC多核芯片协同工作,构成NoC多核芯片组,快速提供更强大的处理能力。板级通讯的数据链路带宽远小于芯片内的带宽,因此必须尽力减小芯片间的数据通讯量。针对这一问题,提出一种面向NoC多核芯片组的任务映射算法。实验表明,该算法可以使芯片间的数据通讯量比初始映射降低24%,能显著提高系统性能。 展开更多
关键词 片上网络 NoC多核芯片 映射算法 路由协议
下载PDF
基于片上网络的多核芯片组通讯方案 被引量:1
4
作者 侯宁 卢亚鹏 张多利 《计算机时代》 2014年第10期17-18,21,共3页
多芯片协同工作是一种廉价、低风险的高密度计算应用解决方案。由于片上网络(Network On Chip,NoC)的数据通讯具有并发、分离的特性,因此可以方便地在板级集成多块NoC多核芯片协同工作,构成NoC多核芯片组,快速提供更强大的处理能力。基... 多芯片协同工作是一种廉价、低风险的高密度计算应用解决方案。由于片上网络(Network On Chip,NoC)的数据通讯具有并发、分离的特性,因此可以方便地在板级集成多块NoC多核芯片协同工作,构成NoC多核芯片组,快速提供更强大的处理能力。基于某高性能图像处理项目,其硬件系统主要由4块NoC多核芯片构成,4块芯片采用全互连方式,研究了报文数据在不同多核芯片间的传输问题,提出了一种通过硬件实现的多核芯片组通讯方案,该方案已应用在某高性能图像处理项目。 展开更多
关键词 片上网络 多核芯片 通信 多处理器
下载PDF
基于任务调度的电力终端多核芯片能耗优化技术 被引量:12
5
作者 李鹏 习伟 王轲 《南方电网技术》 CSCD 北大核心 2020年第1期52-57,共6页
作为智能电力系统建设的核心,电力相关芯片的快速普及使得芯片的能耗也成为了电力系统的能耗中不可忽视的一部分。针对电力终端多核芯片的能耗问题,首先基于原有的任务调度技术,提出了考虑任务运行时间概率分布(task execution time pro... 作为智能电力系统建设的核心,电力相关芯片的快速普及使得芯片的能耗也成为了电力系统的能耗中不可忽视的一部分。针对电力终端多核芯片的能耗问题,首先基于原有的任务调度技术,提出了考虑任务运行时间概率分布(task execution time probability,TETP)的任务内调度方案;并利用混合整型线性规划(mixed integer linear programming,MILP)将该问题建模,以求用数学方法得到该调度方案能获得的最优解。最后,通过建立实验验证平台对此方法加以验证,结果显示文中提出的调度方案相比于传统调度方案平均减少的能耗在30%以上。 展开更多
关键词 多核芯片 混合整型线性规划 概率分布 任务内调度
下载PDF
基于机器视觉的多核芯片分布式存储效率检测系统设计 被引量:1
6
作者 祁宏伟 《现代电子技术》 2021年第3期182-186,共5页
针对传统芯片储存效率检测系统存在的检测效率低、准确性差的问题,基于机器视觉技术设计了一种新的多核芯片分布式存储效率检测系统。由背景光源、驱动电路、图像采集电路构成电路结构,配合DSP和ARM双处理器对得到的嵌入式图像进行处理... 针对传统芯片储存效率检测系统存在的检测效率低、准确性差的问题,基于机器视觉技术设计了一种新的多核芯片分布式存储效率检测系统。由背景光源、驱动电路、图像采集电路构成电路结构,配合DSP和ARM双处理器对得到的嵌入式图像进行处理和控制。硬件结构主要由S3C6410ARM处理器与Linux操作系统构成,并设计了图像采集电路、图像处理电路、ARM外围控制电路以及VGA接口电路;软件部分通过计算分配空间占有率、空间利用率、空间块利用率和最佳利用率实现多核芯片分布式存储效率的检测。实验对比结果表明,基于机器视觉的多核芯片分布式存储效率检测系统的检测耗时较短、检测效率和准确性均较高。 展开更多
关键词 机器视觉 多核芯片 分布式存储 效率检测 检测耗时 准确性
下载PDF
基于改进DE算法的电力多核异构芯片能耗优化技术
7
作者 辛明勇 徐长宝 +2 位作者 祝健杨 王宇 刘德宏 《自动化技术与应用》 2024年第9期85-88,共4页
电力多核异构芯片能耗优化技术在调节处理器功耗时负担过高,为降低所需能耗,设计基于改进DE算法电力多核异构芯片能耗优化技术。计算芯片基础元件能耗,通过获取不同功耗链路特征能量值,基于改进DE算法获取芯片多核处理器调度函数与通道... 电力多核异构芯片能耗优化技术在调节处理器功耗时负担过高,为降低所需能耗,设计基于改进DE算法电力多核异构芯片能耗优化技术。计算芯片基础元件能耗,通过获取不同功耗链路特征能量值,基于改进DE算法获取芯片多核处理器调度函数与通道序列融合模型隐藏层的神经元数量,设置位置因子平均距离,计算簇间范围内剩余能量值,建立电力数据传输系统通信能耗模型,设计电力多核异构芯片能耗优化算法。分别测试三类芯片处理器所需能耗,在不同的能耗优化技术下,实验结果可知,改进DE算法的能耗值为相同条件下的最小能耗值,可见该能耗优化方法较好。 展开更多
关键词 改进DE算法 能耗优化 多核芯片 任务内调度
下载PDF
一种基于异构多核处理器的共享内存设计
8
作者 杨姗姗 高博 刘源 《电脑编程技巧与维护》 2024年第5期28-30,共3页
随着集成电路技术的日趋复杂化,嵌入式技术实现了从单核向多核的发展,在航空、航天、汽车等领域中,非对称多核处理器已成为现今主流的异构多核处理器架构。非对称多核处理器采用不同类型和不同核心数量的处理器单元,多个处理器运行各自... 随着集成电路技术的日趋复杂化,嵌入式技术实现了从单核向多核的发展,在航空、航天、汽车等领域中,非对称多核处理器已成为现今主流的异构多核处理器架构。非对称多核处理器采用不同类型和不同核心数量的处理器单元,多个处理器运行各自的独立应用程序且相互之间隔离。为了充分发挥异构处理器的多核特性,针对非对称多核处理器不同核部署不同应用,多核之间的通信技术非常关键,因此设计了一种基于异构多核处理器的共享内存实现核间的数据交互,并在实际工程实践中验证了该方法的实用性。 展开更多
关键词 共享内存 异构多核处理器 非对称多核芯片 间通信
下载PDF
多核DSP芯片C6678引导过程的研究与实现 被引量:9
9
作者 吴沁文 《现代雷达》 CSCD 北大核心 2016年第11期35-39,共5页
多核数字信号处理(DSP)芯片给信号处理能力带来了质的提升,TI公司推出的TMS320C6678是一款具有代表性的高性能多核DSP芯片。引导技术是DSP应用的关键技术之一。C6678有着丰富的外设接口,可选择多种引导设备,同时由于多核的存在,引导过... 多核数字信号处理(DSP)芯片给信号处理能力带来了质的提升,TI公司推出的TMS320C6678是一款具有代表性的高性能多核DSP芯片。引导技术是DSP应用的关键技术之一。C6678有着丰富的外设接口,可选择多种引导设备,同时由于多核的存在,引导过程变得更为复杂。文中对C6678的引导方式进行了透彻的研究,介绍了C6678多核引导过程的具体实现步骤,对C6678引导程序的开发提供了实际的方法和经验。 展开更多
关键词 多核DSP芯片 TMS320C6678芯片 多核引导
原文传递
高密度集成与单芯片多核系统及其研究进展 被引量:2
10
作者 李东生 高明伦 《半导体技术》 CAS CSCD 北大核心 2012年第2期89-95,共7页
在体积、重量和功耗有严格约束的情况下,系统小型化遇到多种技术挑战,为了满足高密度计算和小型化的要求,高密度系统集成和单芯片多核处理器至关重要。讨论了高密度集成与单芯片多核处理器技术及其研究进展,其中包括单芯片多核处理器(C... 在体积、重量和功耗有严格约束的情况下,系统小型化遇到多种技术挑战,为了满足高密度计算和小型化的要求,高密度系统集成和单芯片多核处理器至关重要。讨论了高密度集成与单芯片多核处理器技术及其研究进展,其中包括单芯片多核处理器(CMP)、片上网络(NoC)、3D集成电路、高密度封装。提出了CMP的两个发展特征,即小核大数量和层次型簇结构。指出高密度集成设计与高密度封装设计逐渐融合,并为单芯片多核系统的物理实现提供了技术保证,为最终实现高密度计算和小型化系统提供了硬件解决方案。 展开更多
关键词 芯片多核处理器 3D集成电路 小型化 高密度集成 片上网络
原文传递
基于电力专用多核异构芯片架构的低压保护测控装置设计 被引量:10
11
作者 丁毅 陈新之 +3 位作者 潘可 张尧 张玮 习伟 《南方电网技术》 CSCD 北大核心 2020年第1期58-64,共7页
本文提出了一种基于电力专用多核异构芯片的低压保护测控装置的软硬件设计方案。结合电力专用多核异构芯片基本结构,描述了一体化高集成度的低压保护测控装置总体设计;面向低压多合一和备自投等装置对硬件对外接口进行了设计;阐述了软... 本文提出了一种基于电力专用多核异构芯片的低压保护测控装置的软硬件设计方案。结合电力专用多核异构芯片基本结构,描述了一体化高集成度的低压保护测控装置总体设计;面向低压多合一和备自投等装置对硬件对外接口进行了设计;阐述了软件系统架构设计以及装置功能在多核之间的分配,重点对电力专用算法、基于前置数据处理和电气参量计算的实时数据流以及外围设备访问抽象等内容进行了说明,同时对优化的多核间通信机制进行了分析。基于该芯片设计的低压保护测控装置已于某110 kV变电站低压侧完成功能和性能验证。试验结果表明该方案具有可行性。 展开更多
关键词 智能变电站 多核异构芯片 继电保护 测量与控制 一体化
下载PDF
面向异构多核系统芯片的高效动态带宽划分方法 被引量:1
12
作者 刘阳国 陆俊林 +3 位作者 程旭 易江芳 佟冬 刘锋 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2016年第10期1786-1795,共10页
针对异构MPSoC中各主设备频繁争抢有限访存带宽、请求相互干扰、严重影响系统性能的问题,提出一种基于限流的动态DRAM带宽分配机制——TDBA.首先实时监测主设备访存特性,通过访存干扰程度评估将主设备分组;然后对造成严重干扰的主设备... 针对异构MPSoC中各主设备频繁争抢有限访存带宽、请求相互干扰、严重影响系统性能的问题,提出一种基于限流的动态DRAM带宽分配机制——TDBA.首先实时监测主设备访存特性,通过访存干扰程度评估将主设备分组;然后对造成严重干扰的主设备设置带宽限流阈值来防止其过度争抢带宽,并根据系统带宽使用情况动态调整该阈值,同时优先计算密集主设备的请求以进一步提高系统性能.将TDBA应用于真实异构MPSoC系统的实验结果表明,TDBA可以有效地降低访存干扰,明显提高系统性能. 展开更多
关键词 异构多核系统芯片 多核应用 访存干扰 带宽限流
下载PDF
基于异构多核原型芯片的NCS算法并行化
13
作者 钱禹 潘红兵 +3 位作者 何书专 李丽 李伟 韩峰 《微电子学与计算机》 CSCD 北大核心 2014年第4期87-91,共5页
NCS算法(nonlinear chirp scaling,非线性调频变标)可以处理大耦合SAR(Synthetic Aperture Radar)回波,实现精确聚焦,但串行NCS算法的成像时间很难达到实时成像要求.为了提高算法效率,采用子孔径结构的NCS改进算法,在自主设计的NoC(Netw... NCS算法(nonlinear chirp scaling,非线性调频变标)可以处理大耦合SAR(Synthetic Aperture Radar)回波,实现精确聚焦,但串行NCS算法的成像时间很难达到实时成像要求.为了提高算法效率,采用子孔径结构的NCS改进算法,在自主设计的NoC(Network on Chip)异构多核原型芯片上并行实现了实时NCS成像算法.与串行算法相比,并行化后可以大大缩短成像时间,通过与单次子孔径的理论计算值对比,得出实际并行效率达到90.06%. 展开更多
关键词 NCS算法 NOC 异构多核原型芯片 并行化
下载PDF
基于多核手机芯片的TD-SCDMA非信令模式下行同步方案
14
作者 范靖 彭涛 王文博 《电讯技术》 北大核心 2013年第11期1459-1464,共6页
随着TD-SCDMA无线通信系统商用的成熟,研究多核手机芯片的非信令模式符合终端测试发展需求。通过对TD-SCDMA下行同步过程的研究,设计了快速的非信令模式下行同步实现方案,同时结合多核手机芯片的特点充分优化下行同步过程的实现。实现... 随着TD-SCDMA无线通信系统商用的成熟,研究多核手机芯片的非信令模式符合终端测试发展需求。通过对TD-SCDMA下行同步过程的研究,设计了快速的非信令模式下行同步实现方案,同时结合多核手机芯片的特点充分优化下行同步过程的实现。实现结果表明,该下行同步方案处理时延40μs左右,频偏估计结果的均值和标准差分别稳定在10 Hz、32 Hz左右,能够用于简化多核终端生产测试过程,具有一定的工程应用价值。 展开更多
关键词 TD—SCDMA 多核手机芯片 非信令模式 下行同步
下载PDF
基于Zynq多核运行设计 被引量:7
15
作者 邢艳芳 朱金付 周晓梅 《计算机技术与发展》 2018年第3期60-62,66,共4页
多核处理器主要包括两种,即对称多核处理器(SMP)和非对称多核处理器(AMP)。目前大部分通用多核处理器是SMP,各个CPU是平等的,共享操作系统、内存和外设等资源;AMP大多是嵌入式多核处理器采用的架构,由一个主CPU控制系统运行和资源分配,... 多核处理器主要包括两种,即对称多核处理器(SMP)和非对称多核处理器(AMP)。目前大部分通用多核处理器是SMP,各个CPU是平等的,共享操作系统、内存和外设等资源;AMP大多是嵌入式多核处理器采用的架构,由一个主CPU控制系统运行和资源分配,从CPU执行主CPU的命令或者预定义任务。Zynq是Xilinx推出的全可编程芯片,是以ARM为核心,以FPGA作为可编程外设的全新架构处理器。Zynq包括两个可以同时独立运行可执行程序的Cortex-A9处理器,是一种非对称多核芯片。主处理器控制整个系统,从处理器执行主处理器的指令或者预定义任务,两个处理器是一种主从关系。文中CPU0是主处理器,控制系统和共享资源,CPU1是从处理器,OCM做CPU0和CPU1通信的共享内存。实现了启动Zynq的双核CPU,各自同时运行裸机程序,通过共享内存,实现了CPU之间的通信,并将运行信息在OLED上显示出来。 展开更多
关键词 Zynq 非对称多核芯片 共享内存 片上内存 主从关系
下载PDF
层次总线型多核SoC结构系统级模拟 被引量:1
16
作者 翁启源 杨洪斌 吴悦 《计算机工程与设计》 CSCD 北大核心 2009年第23期5355-5357,5368,共4页
随着半导体工艺技术的发展,在SoC中实现多个处理器内核成为可能。提出一种同构的层次总线型多核SoC芯片的结构,建立了这种结构系统级模型。基于模型实现了单程序多数据(SPMD)并行程序,以不同数目处理器核数仿真执行了并行程序,得到了比... 随着半导体工艺技术的发展,在SoC中实现多个处理器内核成为可能。提出一种同构的层次总线型多核SoC芯片的结构,建立了这种结构系统级模型。基于模型实现了单程序多数据(SPMD)并行程序,以不同数目处理器核数仿真执行了并行程序,得到了比较好的性能加速比,充分体现了这种层次总线型多核SoC结构的可行性和性能的优越性。 展开更多
关键词 多核系统芯片(MPSoC) 层次总线 指令集模拟器 仿真验证 单程序多数据
下载PDF
基于Pi演算的并行编程语言 被引量:2
17
作者 康辉 王家琦 梅芳 《吉林大学学报(工学版)》 EI CAS CSCD 北大核心 2016年第1期235-241,共7页
针对传统编程语言不能便捷高效利用多核芯片计算资源的缺点,本文提出了一种并行编程语言并定义了核心语义及其运行时环境的相关算法。该语言以Pi演算为理论基础,首先根据Pi演算的基本结构定义语言的核心句法结构,然后以Pi演算中进程间... 针对传统编程语言不能便捷高效利用多核芯片计算资源的缺点,本文提出了一种并行编程语言并定义了核心语义及其运行时环境的相关算法。该语言以Pi演算为理论基础,首先根据Pi演算的基本结构定义语言的核心句法结构,然后以Pi演算中进程间同步通信为基础定义了核心操作语义。本文给出了在并行操作语义中进程的上下文环境的定义,设计了构成运行时环境整体架构的主要数据结构及运行时环境中基于同步通信的调度算法和基于引用计数器的垃圾回收算法,根据本文定义的句法结构可以定义出高效地利用多核芯片计算资源的并行程序。 展开更多
关键词 计算机软件 PI演算 编程语言 并行编程 多核芯片
下载PDF
车辆ADAS技术多源信息系统设计
18
作者 徐晓林 易凡 《自动化仪表》 CAS 2023年第7期95-102,共8页
智能化、网联化是车辆未来发展的目标。需要依靠大量复杂的环境信息及高性能处理器来满足智能网联车辆对海量数据的时效性要求,以便为车辆高级驾驶辅助系统(ADAS)功能及自动驾驶功能提供实时、准确、可靠的决策规划依据。设计了1种车辆A... 智能化、网联化是车辆未来发展的目标。需要依靠大量复杂的环境信息及高性能处理器来满足智能网联车辆对海量数据的时效性要求,以便为车辆高级驾驶辅助系统(ADAS)功能及自动驾驶功能提供实时、准确、可靠的决策规划依据。设计了1种车辆ADAS技术多源信息系统。该系统基于TI多核异构的高性能系统级芯片(SOC) jacinto6来实现整体ADAS技术的数据预处理、算法集成及综合控制功能,包含底层车辆音视频桥接(AVB)域间系统的车身信息采集、激光雷达的千兆以太网三维点云数据处理及单目相机的卡尔曼目标跟踪预测。测试结果验证了多种辅助驾驶功能在此SOC上集成实现的可行性,解决了以往单芯处理器以及分散独立ADAS处理能力低、处理速度慢、体系结构单一及ADAS缺乏平台化、集成化开发的问题。 展开更多
关键词 智能网联 车辆多源信息 多核异构系统级芯片 jacinto6 平台集成化
下载PDF
并发追踪数据流的多缓存选址算法
19
作者 高建良 李欣 王建新 《电子学报》 EI CAS CSCD 北大核心 2014年第11期2310-2313,共4页
为了验证多核芯片的正确性,通常需要同时观测不同芯核上的多组信号.如何实时处理并发追踪中多组数据流已经成为多核芯片硅后功能验证所面临的关键挑战之一.本文提出了一种基于映射的自调节缓存选址(Map-Based Self-Regulation Location ... 为了验证多核芯片的正确性,通常需要同时观测不同芯核上的多组信号.如何实时处理并发追踪中多组数据流已经成为多核芯片硅后功能验证所面临的关键挑战之一.本文提出了一种基于映射的自调节缓存选址(Map-Based Self-Regulation Location Selection,MSLS)算法,该算法通过优化多缓存选址,在片上网络通信带宽限制下保证了并发追踪数据流能够实时存储,同时降低了追踪数据流传输能耗.实验结果表明了该方法的有效性. 展开更多
关键词 多核芯片 硅后调试 并发追踪 多缓存选址 片上网络
下载PDF
一种CMP结构上的事务存储编程模型设计 被引量:2
20
作者 陈嘉 安虹 +1 位作者 刘圆 王莉 《计算机仿真》 CSCD 2007年第6期81-85,共5页
多核结构上采用由用户显式制导的并行程序设计模型,使用锁和同步变量来实现同步。事务存储模型能够解决由锁机制带来的一系列问题,提高程序的并发性。介绍了在文中提出的一种基于事务存储模型的多核结构(Transactional-Memory based Chi... 多核结构上采用由用户显式制导的并行程序设计模型,使用锁和同步变量来实现同步。事务存储模型能够解决由锁机制带来的一系列问题,提高程序的并发性。介绍了在文中提出的一种基于事务存储模型的多核结构(Transactional-Memory based Chip Multiple-Superscaler,TMCMS)上的并行编程模型,以及针对循环程序的执行模型;以FFT程序为例具体介绍了循环结构的并行化方法和编译转换过程。在初步的实验中,将处理单元从1增加到16个时,在所设计的编程模型的支持下,IPC(Instruction PerCycle)有接近线性的增长,说明该并行编程模型能够充分发掘程序中潜在的细粒度线程级并行性,同时保持并行程序设计的简单性。 展开更多
关键词 多核芯片结构 并行程序设计模型 事务存储
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部