期刊导航
期刊开放获取
重庆大学
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
RTL综合系统设计中时序逻辑综合的实现方法
被引量：
1
1
作者
袁媛
谢巍
刘明业
《微电子学与计算机》
CSCD
北大核心
2001年第1期24-29,共6页
时序逻辑综合是 RTL综合系统设计中的一个重要部分。文章系统地论述了时序逻辑综合问题，在分析用户的 RTL描述形式的基础上，以具体算法的形式，提出基本时序逻辑电路描述综合的实现方法，同时对其它一些综合系统中未引用的复杂时序逻...
时序逻辑综合是 RTL综合系统设计中的一个重要部分。文章系统地论述了时序逻辑综合问题，在分析用户的 RTL描述形式的基础上，以具体算法的形式，提出基本时序逻辑电路描述综合的实现方法，同时对其它一些综合系统中未引用的复杂时序逻辑电路也提出了具体的综合实现方法。
展开更多
关键词
RTL
综合
时序逻辑综合
综合
系统
VHDL
设计
下载PDF
职称材料
基于组合逻辑最小化技术的时序逻辑综合方法
2
作者
王芳雷
《计算机辅助设计与图形学学报》
EI
CSCD
1994年第2期119-124,共6页
介绍一种以组合逻辑最小化工具为基础，提出按满足压缩状态表约束关系进行状态分配的新思想，通过一系列的转换，可完成从描述时序逻辑的原始状态表到满足该状态表状态转换要求的由ＰＬＡ作为组合逻辑部件的时序逻辑电路的转换。由于该...
介绍一种以组合逻辑最小化工具为基础，提出按满足压缩状态表约束关系进行状态分配的新思想，通过一系列的转换，可完成从描述时序逻辑的原始状态表到满足该状态表状态转换要求的由ＰＬＡ作为组合逻辑部件的时序逻辑电路的转换。由于该时序逻辑综合新方法在处理过程中要涉及解大型覆盖表的问题，为此提出满足压缩状态表约束关系的状态分配的简化算法。文中用一些实例说明简化算法的具体运算过程。结果表明简化算法可导出满足原始状态表的较简化的时序逻辑表达式。
展开更多
关键词
时序逻辑综合
逻辑
电路
组合
逻辑
下载PDF
职称材料
RTL综合中变量赋值语句的综合方法
被引量：
1
3
作者
袁媛
谢巍
刘明业
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2002年第7期683-687,共5页
变量是 VHDL 语言中顺序语句的一个特征 .从分析变量的作用出发 ,论述 RTL 综合中变量赋值语句的综合方法及其相应依据 ;同时提出一种用于对变量赋值语句进行综合的数据结构——变量关联链表 (VAL) ,及以此数据结构为基础的变量赋值语...
变量是 VHDL 语言中顺序语句的一个特征 .从分析变量的作用出发 ,论述 RTL 综合中变量赋值语句的综合方法及其相应依据 ;同时提出一种用于对变量赋值语句进行综合的数据结构——变量关联链表 (VAL) ,及以此数据结构为基础的变量赋值语句的综合方法 .最后给出采用
展开更多
关键词
变量赋值语句
RTL
综合
组合
逻辑
综合
时序逻辑综合
数字电路
下载PDF
职称材料
PLC顺序控制程序同步化逻辑设计
4
作者
宋伯生
《电气时代》
2006年第10期140-143,共4页
用时序逻辑综合的方法设计PLC顺序控制程序,是基于使用PLC的基本指令。所设计的程序比较精炼,但PLC用的时序逻辑多为异步时序逻辑,变量多时,关系比较复杂,设计难度较大,难于普遍应用。
关键词
顺序控制程序
逻辑
设计
PLC
同步化
时序逻辑综合
原文传递
题名
RTL综合系统设计中时序逻辑综合的实现方法
被引量：
1
1
作者
袁媛
谢巍
刘明业
机构
北京理工大学ASIC研究所
出处
《微电子学与计算机》
CSCD
北大核心
2001年第1期24-29,共6页
基金
国家自然科学基金资助项目
文摘
时序逻辑综合是 RTL综合系统设计中的一个重要部分。文章系统地论述了时序逻辑综合问题，在分析用户的 RTL描述形式的基础上，以具体算法的形式，提出基本时序逻辑电路描述综合的实现方法，同时对其它一些综合系统中未引用的复杂时序逻辑电路也提出了具体的综合实现方法。
关键词
RTL
综合
时序逻辑综合
综合
系统
VHDL
设计
Keywords
RTL synthesis, Sequential logic synthesis, RTL description, VHDL
分类号
TN791.02 [电子电信—电路与系统]
下载PDF
职称材料
题名
基于组合逻辑最小化技术的时序逻辑综合方法
2
作者
王芳雷
机构
上海科学技术大学计算机科学系
出处
《计算机辅助设计与图形学学报》
EI
CSCD
1994年第2期119-124,共6页
文摘
介绍一种以组合逻辑最小化工具为基础，提出按满足压缩状态表约束关系进行状态分配的新思想，通过一系列的转换，可完成从描述时序逻辑的原始状态表到满足该状态表状态转换要求的由ＰＬＡ作为组合逻辑部件的时序逻辑电路的转换。由于该时序逻辑综合新方法在处理过程中要涉及解大型覆盖表的问题，为此提出满足压缩状态表约束关系的状态分配的简化算法。文中用一些实例说明简化算法的具体运算过程。结果表明简化算法可导出满足原始状态表的较简化的时序逻辑表达式。
关键词
时序逻辑综合
逻辑
电路
组合
逻辑
Keywords
sequential logic synthesis, state assignment, logic minimization, dichotomies,covering table.
分类号
TP331.1 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
RTL综合中变量赋值语句的综合方法
被引量：
1
3
作者
袁媛
谢巍
刘明业
机构
北京理工大学ASIC研究所
出处
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2002年第7期683-687,共5页
基金
国家自然科学基金 (69973 0 0 7)资助
文摘
变量是 VHDL 语言中顺序语句的一个特征 .从分析变量的作用出发 ,论述 RTL 综合中变量赋值语句的综合方法及其相应依据 ;同时提出一种用于对变量赋值语句进行综合的数据结构——变量关联链表 (VAL) ,及以此数据结构为基础的变量赋值语句的综合方法 .最后给出采用
关键词
变量赋值语句
RTL
综合
组合
逻辑
综合
时序逻辑综合
数字电路
Keywords
RTL synthesis,variable,format judgm ent,com binational logic synthesis,sequential logic synthesi
分类号
TN79 [电子电信—电路与系统]
下载PDF
职称材料
题名
PLC顺序控制程序同步化逻辑设计
4
作者
宋伯生
出处
《电气时代》
2006年第10期140-143,共4页
文摘
用时序逻辑综合的方法设计PLC顺序控制程序,是基于使用PLC的基本指令。所设计的程序比较精炼,但PLC用的时序逻辑多为异步时序逻辑,变量多时,关系比较复杂,设计难度较大,难于普遍应用。
关键词
顺序控制程序
逻辑
设计
PLC
同步化
时序逻辑综合
分类号
TM571.61 [电气工程—电器]
原文传递
题名
作者
出处
发文年
被引量
操作
1
RTL综合系统设计中时序逻辑综合的实现方法
袁媛
谢巍
刘明业
《微电子学与计算机》
CSCD
北大核心
2001
1
下载PDF
职称材料
2
基于组合逻辑最小化技术的时序逻辑综合方法
王芳雷
《计算机辅助设计与图形学学报》
EI
CSCD
1994
0
下载PDF
职称材料
3
RTL综合中变量赋值语句的综合方法
袁媛
谢巍
刘明业
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2002
1
下载PDF
职称材料
4
PLC顺序控制程序同步化逻辑设计
宋伯生
《电气时代》
2006
0
原文传递
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
