期刊导航
期刊开放获取
重庆大学
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于HDL Designer的FPGA静态测试技术研究
1
作者
刘静静
黄显果
+1 位作者
王振
常卫
《工业控制计算机》
2021年第12期68-69,72,共3页
为保障电力行业软件产品FPGA测试质量,结合电力系统相关FPGA软件产品研究,利用Mentor HDL Designer工具进行静态测试,为有效精简测试结果条目,提高静态测试效率和质量,提出了一种基于测试项目的最小规则库优化方案,并给出了搭建测试环...
为保障电力行业软件产品FPGA测试质量,结合电力系统相关FPGA软件产品研究,利用Mentor HDL Designer工具进行静态测试,为有效精简测试结果条目,提高静态测试效率和质量,提出了一种基于测试项目的最小规则库优化方案,并给出了搭建测试环境遇到的典型问题解决办法。最后对最小规则库进行验证,测试结果表明,该方案能有效保障FPGA软件产品测试质量。
展开更多
关键词
静态测试
HDL
Designer
最小规则库
FPGA
下载PDF
职称材料
题名
基于HDL Designer的FPGA静态测试技术研究
1
作者
刘静静
黄显果
王振
常卫
机构
许继电气有限公司中试部
出处
《工业控制计算机》
2021年第12期68-69,72,共3页
文摘
为保障电力行业软件产品FPGA测试质量,结合电力系统相关FPGA软件产品研究,利用Mentor HDL Designer工具进行静态测试,为有效精简测试结果条目,提高静态测试效率和质量,提出了一种基于测试项目的最小规则库优化方案,并给出了搭建测试环境遇到的典型问题解决办法。最后对最小规则库进行验证,测试结果表明,该方案能有效保障FPGA软件产品测试质量。
关键词
静态测试
HDL
Designer
最小规则库
FPGA
Keywords
static testing
HDL Designer
min rules set
FPGA
分类号
TN791 [电子电信—电路与系统]
TP311.53 [自动化与计算机技术—计算机软件与理论]
TM73 [电气工程—电力系统及自动化]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于HDL Designer的FPGA静态测试技术研究
刘静静
黄显果
王振
常卫
《工业控制计算机》
2021
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部