期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
深亚微米器件中氧空位对栅漏电流的影响 被引量:1
1
作者 李海霞 毛凌锋 查根龙 《微电子学》 CAS CSCD 北大核心 2011年第2期300-303,共4页
描述了影响硅器件性能的二氧化硅中的缺陷,介绍了氧空位的概念,分析计算了随机氧空位对栅漏电流的影响。模拟结果表明:当氧空位在栅氧化层中随机变化时,引起的栅漏电流的变化是在一定值附近上下波动;栅漏电流随氧化层厚度的减小而增大,... 描述了影响硅器件性能的二氧化硅中的缺陷,介绍了氧空位的概念,分析计算了随机氧空位对栅漏电流的影响。模拟结果表明:当氧空位在栅氧化层中随机变化时,引起的栅漏电流的变化是在一定值附近上下波动;栅漏电流随氧化层厚度的减小而增大,因此,在小尺寸器件中,必须考虑氧空位对栅漏电流的影响。但当厚度在特定值及特定电场下时,单个氧空位引起的栅漏电流增加可以忽略。 展开更多
关键词 氧空位 栅漏电流 深亚微米器件
原文传递
MOSFET栅漏电流噪声模型研究
2
作者 赖忠有 杜磊 《电子科技》 2009年第10期53-55,共3页
随着MOSFET尺寸的不断减小,栅漏电流对器件特性的影响日益明显。栅漏电流噪声一方面影响器件性能,另一方面可用于栅介质质量表征,因此对其研究备受关注。由于栅介质噪声研究具有重要意义,文献中已经建立起各种各样的噪声模型,文中对其... 随着MOSFET尺寸的不断减小,栅漏电流对器件特性的影响日益明显。栅漏电流噪声一方面影响器件性能,另一方面可用于栅介质质量表征,因此对其研究备受关注。由于栅介质噪声研究具有重要意义,文献中已经建立起各种各样的噪声模型,文中对其进行了归纳整理。在此基础上分析了各种模型的特性和局限性,进而探讨了其应用范围。 展开更多
关键词 栅漏电流 介质 噪声模型
下载PDF
带超薄氮化硅栅介质的p—MOSEFT的热载流子可靠性
3
《电子产品可靠性与环境试验》 2003年第2期69-69,共1页
关键词 p-MOSEFT 热载 可靠性 晶体管 超薄氮化硅介质 栅漏电流
下载PDF
超薄Si_3N_4/SiO_2(N/O)stack栅介质及器件
4
作者 林钢 徐秋霞 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第1期115-119,共5页
成功制备了EOT(equivalentoxidethickness)为 2 1nm的Si3 N4/SiO2 (N/O)stack栅介质 ,并对其性质进行了研究 .结果表明 ,同样EOT的Si3 N4/SiO2 stack栅介质和纯SiO2 栅介质比较 ,前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都... 成功制备了EOT(equivalentoxidethickness)为 2 1nm的Si3 N4/SiO2 (N/O)stack栅介质 ,并对其性质进行了研究 .结果表明 ,同样EOT的Si3 N4/SiO2 stack栅介质和纯SiO2 栅介质比较 ,前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都远优于后者 .在此基础上 ,采用Si3 N4/SiO2 stack栅介质制备出性能优良的栅长为 0 12 μm的CMOS器件 ,器件很好地抑制了短沟道效应 .在Vds=Vgs=± 1 5V下 ,nMOSFET和pMOSFET对应的饱和电流Ion分别为5 84 3μA/ μm和 - 2 81 3μA/ μm ,对应Ioff分别是 8 3nA/ μm和 - 1 3nA/ μm . 展开更多
关键词 超薄Si3N4/SiO2(N/O)stack介质 隧穿漏电 SILC特性 介质寿命 CMOS器件
下载PDF
氧等离子气氛中NMOS器件的性能退化
5
作者 杨建军 钟兴华 +2 位作者 李俊峰 海潮和 韩郑生 《微电子学与计算机》 CSCD 北大核心 2005年第8期1-4,共4页
文章描述了氧等离子干法剥离光刻胶中MOS器件的性能退化问题,并且制备了不同天线比AR(AntennaRatio),相同器件结构的NMOS器件来检测器件的退化。实验结果发现栅漏电流密度Jg和阈值电压Vt漂移会随着Al的天线面积的增加而非线性地增加,尤... 文章描述了氧等离子干法剥离光刻胶中MOS器件的性能退化问题,并且制备了不同天线比AR(AntennaRatio),相同器件结构的NMOS器件来检测器件的退化。实验结果发现栅漏电流密度Jg和阈值电压Vt漂移会随着Al的天线面积的增加而非线性地增加,尤其表现在阈值电压漂移上。运用增加电流应力时间的测试来模拟器件在等离子反应腔中所受的实际应力,发现了与天线比增加时阈值电压变化趋势相同,表明在氧等离子气氛中器件受到了负电应力的影响。最后,基于此次实验的结果,在器件的设计,工艺参数的制定方面提出了一些减小干法剥离光刻胶工艺带来器件性能退化的建议。 展开更多
关键词 等离子剥离(干法去胶) 天线比(AR) 栅漏电流密度 闯值漂移 应力 时间测试
下载PDF
反应离子刻蚀铝中nMOS器件的等离子充电损伤(英文)
6
作者 杨建军 钟兴华 +1 位作者 李俊峰 海潮和 《电子工业专用设备》 2005年第4期43-47,64,共6页
介绍在等离子工艺中的等离子充电损伤,并且利用相应的反应离子刻蚀(RIE)Al的工艺试验来研究在nMOSFET器件中的性能退化。通过分析天线比(AR)从100:1到10000:1的nMOSFET器件的栅隧穿漏电流,阈值Vt漂移,亚阈值特性来研究由Al刻蚀工艺导致... 介绍在等离子工艺中的等离子充电损伤,并且利用相应的反应离子刻蚀(RIE)Al的工艺试验来研究在nMOSFET器件中的性能退化。通过分析天线比(AR)从100:1到10000:1的nMOSFET器件的栅隧穿漏电流,阈值Vt漂移,亚阈值特性来研究由Al刻蚀工艺导致的损伤。试验结果表明在阈值Vt漂移中没有发现与天线尺寸相关的损伤,而在栅隧穿漏电流和低源漏电场下亚阈值特性中发现了不同天线比的nMOS器件有相应的等离子充电损伤。在现有的理解上对在RIEAl中nMOS器件等离子充电损伤进行了讨论,并且基于这次试验结果对减小等离子损伤提出了一些建议。 展开更多
关键词 等离子充电损伤 隧穿漏电 阈值Vt漂移 亚阈值特性 天线比(AR)
下载PDF
Gate leakage current of NMOSFET with ultra-thin gate oxide
7
作者 胡仕刚 吴笑峰 席在芳 《Journal of Central South University》 SCIE EI CAS 2012年第11期3105-3109,共5页
As dimensions of the metal-oxide-semiconductor field-effect transistor (MOSFET) are scaling down and the thickness of gate oxide is decreased,the gate leakage becomes more and more prominent and has been one of the mo... As dimensions of the metal-oxide-semiconductor field-effect transistor (MOSFET) are scaling down and the thickness of gate oxide is decreased,the gate leakage becomes more and more prominent and has been one of the most important limiting factors to MOSFET and circuits lifetime.Based on reliability theory and experiments,the direct tunneling current in lightly-doped drain (LDD) NMOSFET with 1.4 nm gate oxide fabricated by 90 nm complementary metal oxide semiconductor (CMOS) process was studied in depth.High-precision semiconductor parameter analyzer was used to conduct the tests.Law of variation of the direct tunneling (DT) current with channel length,channel width,measuring voltage,drain bias and reverse substrate bias was revealed.The results show that the change of the DT current obeys index law;there is a linear relationship between gate current and channel dimension;drain bias and substrate bias can reduce the gate current. 展开更多
关键词 direct tunneling metal-oxide-semiconductor field-effect transistor (MOSFET) gate oxide
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部