期刊导航
期刊开放获取
重庆大学
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的PCI硬件加解密卡设计
被引量：
2
1
作者
贾立恺
黄国庆
+1 位作者
赵敬
刘智萌
《电子设计工程》
2010年第5期142-145,共4页
提出一种基于FPGA的PCI硬件加解密卡的设计方案,用硬件加解密取代了传统的软件加解密,将加解密模块和PCI接口模块集成在一个FPGA芯片内实现。分析了PCI加解密卡的软硬件的结构和原理,详细介绍了DESX加解密算法的原理、步骤和硬件实现、...
提出一种基于FPGA的PCI硬件加解密卡的设计方案,用硬件加解密取代了传统的软件加解密,将加解密模块和PCI接口模块集成在一个FPGA芯片内实现。分析了PCI加解密卡的软硬件的结构和原理,详细介绍了DESX加解密算法的原理、步骤和硬件实现、PCI接口模块的IP核设计以及USB接口模块的电路连接。系统硬件以FPGA为核心,使用QuartusⅡ7.2软件和VHDL语言设计,软件由Driver Studio2.7和Visual C++6.0设计。采用192位密钥的DESX分组对称加解密算法来取代64位DES算法,密文和密钥在专用硬件中存储,计算机内只有明文,有效防止黑客攻击,保护数据安全。设计采用逻辑综合式取代时钟驱动级联式来实现DESX算法,使加密一组数据的时间由16个周期缩短为1个周期。
展开更多
关键词
DESX算法
硬件加解密
FPGA
PCI
USB
下载PDF
职称材料
基于AES加密算法的数据库透明加解密系统的设计与实现
被引量：
3
2
作者
赵中军
杨阳
+1 位作者
杨兴
邓雷升
《通信技术》
2023年第3期377-382,共6页
随着计算机和通信技术的快速发展,与之紧密相关的信息安全问题也愈加被人们所重视。作为主要信息系统要素的数据库,确保其安全则成为关注焦点。设计并实现了一种基于高级加密标准(Advanced Encryption Standard,AES)加密算法的数据库透...
随着计算机和通信技术的快速发展,与之紧密相关的信息安全问题也愈加被人们所重视。作为主要信息系统要素的数据库,确保其安全则成为关注焦点。设计并实现了一种基于高级加密标准(Advanced Encryption Standard,AES)加密算法的数据库透明加解密系统,将加解密算法集成到硬件加解密机上,最后在Linux操作系统平台下针对SQLite3数据库进行了透明加解密实验。实验结果验证了所提出的数据库透明加解密系统设计方案的可行性,并验证了所设计出的数据库透明加解密系统的性能。
展开更多
关键词
AES
加
密算法
数据库透明
加
解密
硬件加解密
数据库安全性
下载PDF
职称材料
一种AES密码算法的硬件实现
被引量：
4
3
作者
王赜坤
陈松涛
《现代电子技术》
2010年第16期10-13,共4页
介绍了一种适用于较小面积应用场合AES密码算法的实现方案。结合该算法的特点,在常规轮变换中提出一种加/解密列混合变换集成化的硬件结构设计,通过选择使用同一个模块,可以实现加密和解密中的线性变换,既整合了部分加/解密硬件结构,又...
介绍了一种适用于较小面积应用场合AES密码算法的实现方案。结合该算法的特点,在常规轮变换中提出一种加/解密列混合变换集成化的硬件结构设计,通过选择使用同一个模块,可以实现加密和解密中的线性变换,既整合了部分加/解密硬件结构,又节约了大量的硬件资源。仿真与综合结果表明,加/解密运算模块面积不超过25000个等效门,有效地减小了硬件实现面积,同时该设计方案也满足实际应用性能的需求。
展开更多
关键词
AES算法
复合域算法
轮变换
加
/
解密
硬件
结构
下载PDF
职称材料
题名
基于FPGA的PCI硬件加解密卡设计
被引量：
2
1
作者
贾立恺
黄国庆
赵敬
刘智萌
机构
郑州大学信息工程学院
空军第一航空学院航空电子工程系
出处
《电子设计工程》
2010年第5期142-145,共4页
文摘
提出一种基于FPGA的PCI硬件加解密卡的设计方案,用硬件加解密取代了传统的软件加解密,将加解密模块和PCI接口模块集成在一个FPGA芯片内实现。分析了PCI加解密卡的软硬件的结构和原理,详细介绍了DESX加解密算法的原理、步骤和硬件实现、PCI接口模块的IP核设计以及USB接口模块的电路连接。系统硬件以FPGA为核心,使用QuartusⅡ7.2软件和VHDL语言设计,软件由Driver Studio2.7和Visual C++6.0设计。采用192位密钥的DESX分组对称加解密算法来取代64位DES算法,密文和密钥在专用硬件中存储,计算机内只有明文,有效防止黑客攻击,保护数据安全。设计采用逻辑综合式取代时钟驱动级联式来实现DESX算法,使加密一组数据的时间由16个周期缩短为1个周期。
关键词
DESX算法
硬件加解密
FPGA
PCI
USB
Keywords
DESX algorithm
hardware encryption and decryption
FPGA
PCI
USB
分类号
TP303 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
基于AES加密算法的数据库透明加解密系统的设计与实现
被引量：
3
2
作者
赵中军
杨阳
杨兴
邓雷升
机构
中国电子科技集团公司第三十研究所
出处
《通信技术》
2023年第3期377-382,共6页
文摘
随着计算机和通信技术的快速发展,与之紧密相关的信息安全问题也愈加被人们所重视。作为主要信息系统要素的数据库,确保其安全则成为关注焦点。设计并实现了一种基于高级加密标准(Advanced Encryption Standard,AES)加密算法的数据库透明加解密系统,将加解密算法集成到硬件加解密机上,最后在Linux操作系统平台下针对SQLite3数据库进行了透明加解密实验。实验结果验证了所提出的数据库透明加解密系统设计方案的可行性,并验证了所设计出的数据库透明加解密系统的性能。
关键词
AES
加
密算法
数据库透明
加
解密
硬件加解密
数据库安全性
Keywords
AES encryption algorithm
database transparent encryption and decryption
hardware encryption and decryption
database security
分类号
TP399 [自动化与计算机技术—计算机应用技术]
下载PDF
职称材料
题名
一种AES密码算法的硬件实现
被引量：
4
3
作者
王赜坤
陈松涛
机构
武汉理工大学华夏学院
烽火通信公司
出处
《现代电子技术》
2010年第16期10-13,共4页
文摘
介绍了一种适用于较小面积应用场合AES密码算法的实现方案。结合该算法的特点,在常规轮变换中提出一种加/解密列混合变换集成化的硬件结构设计,通过选择使用同一个模块,可以实现加密和解密中的线性变换,既整合了部分加/解密硬件结构,又节约了大量的硬件资源。仿真与综合结果表明,加/解密运算模块面积不超过25000个等效门,有效地减小了硬件实现面积,同时该设计方案也满足实际应用性能的需求。
关键词
AES算法
复合域算法
轮变换
加
/
解密
硬件
结构
Keywords
AES algorithm
composite field arithmetic
round transformation
encryption and decryption hardware architecture
分类号
TN918-33 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的PCI硬件加解密卡设计
贾立恺
黄国庆
赵敬
刘智萌
《电子设计工程》
2010
2
下载PDF
职称材料
2
基于AES加密算法的数据库透明加解密系统的设计与实现
赵中军
杨阳
杨兴
邓雷升
《通信技术》
2023
3
下载PDF
职称材料
3
一种AES密码算法的硬件实现
王赜坤
陈松涛
《现代电子技术》
2010
4
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
