期刊文献+
共找到11篇文章
< 1 >
每页显示 20 50 100
基于龙芯2F处理器的硬件验证平台的设计与实现 被引量:4
1
作者 张瑾 王剑 《计算机工程与科学》 CSCD 北大核心 2009年第A01期270-275,共6页
针对高性能处理器龙芯2F的逻辑验证和性能测试,本文设计和实现了一套硬件验证平台环境,既能验证处理器流片前的逻辑功能,也能测试处理器流片后的性能指标。实验结果表明,本文设计的硬件验证平台能够有效验证龙芯2F处理器的各项功能和性... 针对高性能处理器龙芯2F的逻辑验证和性能测试,本文设计和实现了一套硬件验证平台环境,既能验证处理器流片前的逻辑功能,也能测试处理器流片后的性能指标。实验结果表明,本文设计的硬件验证平台能够有效验证龙芯2F处理器的各项功能和性能指标。 展开更多
关键词 龙芯2F 硬件验证平台 逻辑验证 性能测试
下载PDF
基于Cortex_M3内核的SoC芯片软硬件协同验证平台设计实现 被引量:1
2
作者 邓睿 余宏 +2 位作者 莫章洁 岳天天 王丹钰 《数字技术与应用》 2023年第6期197-199,共3页
片上系统(System on Chip,SoC)一般包括可配置的通用IP核和用户自行设计的专用IP核组成的系统[1]。SoC芯片的规模、复杂度和集成度日益增加,芯片验证的时间占据了整个研发周期的三分之二,验证的充分性有效地保证了芯片投片的成功率[2]... 片上系统(System on Chip,SoC)一般包括可配置的通用IP核和用户自行设计的专用IP核组成的系统[1]。SoC芯片的规模、复杂度和集成度日益增加,芯片验证的时间占据了整个研发周期的三分之二,验证的充分性有效地保证了芯片投片的成功率[2]。在基于处理器IP设计构建出SoC芯片系统后,如何对系统架构和各功能进行验证的复杂度也在不断提高。在SoC芯片设计阶段的验证,通常分为两个阶段来进行验证。第一个阶段是在设计初期,使用软硬件协同仿真技术进行早期验证与开发,在此过程中主要是利用仿真技术对硬件系统功能进行验证以及设计漏洞的调试,是SoC设计中非常重要的环节。 展开更多
关键词 硬件协同仿真 片上系统 IP核 SOC设计 SOC芯片 芯片验证 硬件协同验证平台 仿真技术
下载PDF
MSTP芯片的软硬件协同验证平台设计 被引量:7
3
作者 李济世 王鹏 +1 位作者 金德鹏 曾烈光 《光通信技术》 CSCD 北大核心 2005年第11期4-6,共3页
MSTP是基于SDH/SONET网络的多业务传输平台,是下一代城域网解决方案,目前已经成为数据传输技术的新热点之一。介绍了一种MSTP芯片的软硬件协同验证平台,该平台由作者参与设计完成并应用于MSTP芯片的各部分功能模块验证。该平台的硬件部... MSTP是基于SDH/SONET网络的多业务传输平台,是下一代城域网解决方案,目前已经成为数据传输技术的新热点之一。介绍了一种MSTP芯片的软硬件协同验证平台,该平台由作者参与设计完成并应用于MSTP芯片的各部分功能模块验证。该平台的硬件部分包括一块基于大容量FPGA的母板和一块基于单片机的子板;软件部分包括运行于FPGA的MSTP各功能模块测试矢量组,运行于单片机的读写控制程序以及运行于控制计算机的配置、管理、监控程序。该平台具有低成本高效率的特点。到目前为止,已经在该平台上成功验证了MSTP中的大部分功能模块。 展开更多
关键词 MSTP 硬件协同验证平台 设计
下载PDF
基于PowerPC的SoC软硬件协同验证平台 被引量:1
4
作者 许珂 桑胜田 喻明艳 《微处理机》 2009年第2期11-14,共4页
构建了基于PowerPC405处理器的SoC软硬件协同验证平台。该平台使用层次化的设计方法,在统一平台架构下支持RTL和TLM两种不同抽象层次的虚拟原型仿真,兼顾了仿真精度和速度的要求。平台中提供了完整的开发工具和基础架构,支持以C语言测... 构建了基于PowerPC405处理器的SoC软硬件协同验证平台。该平台使用层次化的设计方法,在统一平台架构下支持RTL和TLM两种不同抽象层次的虚拟原型仿真,兼顾了仿真精度和速度的要求。平台中提供了完整的开发工具和基础架构,支持以C语言测试程序作为输入的验证流程自动化,可有效地提高验证效率。 展开更多
关键词 PowerPC405处理器 硬件协同验证平台 TLM事务级模型 验证流程自动化
下载PDF
基于USB接口的软硬件协同验证平台研究
5
作者 李虎 《科技视界》 2013年第35期243-243,350,共2页
在数字集成电路的设计过程当中,需要采用硬件描述语言,设计完毕后,还必须要对设计是否满足要求进行检测。一般采用软硬件协同的检测方法,这种方法也是新的验证法,因为是软件和硬件配合使用,可以采用计算机的USB接口来对验证测试数据进... 在数字集成电路的设计过程当中,需要采用硬件描述语言,设计完毕后,还必须要对设计是否满足要求进行检测。一般采用软硬件协同的检测方法,这种方法也是新的验证法,因为是软件和硬件配合使用,可以采用计算机的USB接口来对验证测试数据进行发送,极大的提高了工作效率。笔者根据实际情况,针对基于USB接口的软硬件协同验证平台进行了研究和分析,希望能为广大的相关工作者提供一些参考文献。 展开更多
关键词 USB接口 硬件协同验证平台 数据 测试 系统
下载PDF
高性能画质处理算法通用FPGA验证平台 被引量:1
6
作者 杨强 《数字通信世界》 2016年第3期9-13,共5页
本文介绍了一种通用的画质处理算法FPGA硬件验证平台。该FPGA硬件验证平台是为验证画质处理算法而设计的,具有视频功能全面、逻辑容量大、时钟资源丰富、支持显示屏接口种类多和机械结构可靠的优点,是进行视频画质处理算法验证比较理想... 本文介绍了一种通用的画质处理算法FPGA硬件验证平台。该FPGA硬件验证平台是为验证画质处理算法而设计的,具有视频功能全面、逻辑容量大、时钟资源丰富、支持显示屏接口种类多和机械结构可靠的优点,是进行视频画质处理算法验证比较理想的FPGA验证平台。 展开更多
关键词 画质处理算法 FPGA硬件验证平台 大屏幕液晶电视机 HDMI视频输入 LVDS输出接口 Vby1输出接口
下载PDF
媒体处理器协同仿真平台中集成USB接口的研究 被引量:1
7
作者 陈若愚 姚庆栋 +2 位作者 刘鹏 王维东 蒋志迪 《计算机工程》 EI CAS CSCD 北大核心 2005年第1期225-227,共3页
分析了USB接口总线和媒体处理器的紧密联系,根据USB接口的规范协议,设计了集成于媒体处理器的USB1.1 IP核,开发了驱动程序。并在媒体处理器软硬件协同仿真验证平台上验证了USB核和驱动程序的正确性和稳定性。
关键词 媒体处理器软硬件协同仿真验证平台 USB核 驱动程序
下载PDF
基于PowerPC的H.264编码核虚拟仿真平台的构建与应用
8
作者 张玢 《数字技术与应用》 2013年第5期69-70,共2页
构建了基于PowerPC440处理器的H.264编码核软硬件协同验证平台。该平台设计方法,在统一平台架构下支持Fast和Slow两种模式的虚拟原型仿真,兼顾了仿真速度和精度的要求。平台中提供了完整的开发工具和基础架构,支持以C语言测试程序作为... 构建了基于PowerPC440处理器的H.264编码核软硬件协同验证平台。该平台设计方法,在统一平台架构下支持Fast和Slow两种模式的虚拟原型仿真,兼顾了仿真速度和精度的要求。平台中提供了完整的开发工具和基础架构,支持以C语言测试程序作为输入的验证流程自动化,可有效地提高验证效率。 展开更多
关键词 PowerPC440处理器 H 264编码核 硬件协同验证平台
下载PDF
FPGA中RAM资源的测试定位算法研究及实现 被引量:1
9
作者 李文昌 李平 +3 位作者 阮爱武 杨志明 廖永波 李威 《微电子学》 CAS CSCD 北大核心 2011年第4期608-611,共4页
在XC4000系列FPGA中,每个CLB的两个四输入查找表都可以被配置成随机存取存储器(RAM),RAM可以为FPGA提供存储大量数据的能力,因此,对RAM的测试是FPGA完备性测试必不可少的部分。根据RAM的结构和功能,提出一种有效的测试方法,并以XC4010E-... 在XC4000系列FPGA中,每个CLB的两个四输入查找表都可以被配置成随机存取存储器(RAM),RAM可以为FPGA提供存储大量数据的能力,因此,对RAM的测试是FPGA完备性测试必不可少的部分。根据RAM的结构和功能,提出一种有效的测试方法,并以XC4010E-PQ160为例,使用SOC软硬件协同验证平台,证明两次配置就可以完成对RAM的全覆盖可定位测试。 展开更多
关键词 随机存取存储器 FPGA 测试定位 硬件协同验证平台
原文传递
基于FPGA的粗粒度可重构系统拓扑网络结构开发 被引量:2
10
作者 庞科 史再峰 +1 位作者 周佳慧 陈可鑫 《天津大学学报(自然科学与工程技术版)》 EI CSCD 北大核心 2018年第5期507-516,共10页
针对粗粒度可重构系统架构的应用开发,本文提出了一个基于FPGA的粗粒度可重构系统架构验证平台及相应的互连拓扑网络结构开发流程.基于FPGA开发板,构建粗粒度可重构系统的验证模块及模块之间的拓扑互连被自动插入从而生成该系统架构的... 针对粗粒度可重构系统架构的应用开发,本文提出了一个基于FPGA的粗粒度可重构系统架构验证平台及相应的互连拓扑网络结构开发流程.基于FPGA开发板,构建粗粒度可重构系统的验证模块及模块之间的拓扑互连被自动插入从而生成该系统架构的硬件验证平台.针对不同的应用,该平台可以根据拓扑开发流程对不同拓扑互连策略下粗粒度可重构系统架构的性能和功耗进行评估分析.大量实验表明:CGRA的互连网络对该系统架构的性能和功耗有着巨大的影响,最适宜的粗粒度可重构体系架构的互连策略取决于所选的拓扑结构.根据评估所获得的系统性能、功耗以及FPGA资源占用率,设计者可以在较短的开发时间内准确地确定该应用最适宜的粗粒度可重构系统的拓扑互连策略. 展开更多
关键词 粗粒度可重构系统硬件验证平台 拓扑开发流程 互连拓扑网络结构
下载PDF
多码率、多码长LDPC译码器的设计与实现 被引量:1
11
作者 唐凯林 杜慧敏 段高攀 《电子技术应用》 北大核心 2013年第12期58-60,共3页
针对IEEE802.16e标准,基于层译码算法(TDMP)提出了一种适用于多码率、多码长的LDPC码译码器结构。该译码器采用半并行化和流水线设计,可以在保证电路灵活性的同时提高译码吞吐量。利用Xilinx公司的ISE工具进行综合仿真,使用的FPGA芯片为... 针对IEEE802.16e标准,基于层译码算法(TDMP)提出了一种适用于多码率、多码长的LDPC码译码器结构。该译码器采用半并行化和流水线设计,可以在保证电路灵活性的同时提高译码吞吐量。利用Xilinx公司的ISE工具进行综合仿真,使用的FPGA芯片为Virtex4-xc4vfx12-sf363-12,最大工作频率为170.278 MHz,译码吞吐量可达到128.77 Mb/s。最后,通过搭建软硬件协同验证平台验证设计的正确性,并将验证的结果与Matlab仿真结果进行了对比。 展开更多
关键词 IEEE 802 16e标准 TDMP LDPC码译码器 硬件协同验证平台
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部