-
题名并行折叠计数器状态向量选择生成
被引量：1
- 1
-
-
作者
易茂祥
余成林
方祥圣
黄正峰
欧阳一鸣
梁华国
-
机构
合肥工业大学电子科学与应用物理学院
合肥工业大学计算机与信息学院
-
出处
《计算机研究与发展》
EI
CSCD
北大核心
2015年第11期2468-2475,共8页
-
基金
国家自然科学基金项目(61371025
61474036
61274036)
-
文摘
测试模式生成对集成电路内建自测试(built-in self-test,BIST)的效率具有重要影响.现有的并行折叠计数器(parallel folding counter,PFC)只能实现状态向量(state vector,SV)的顺序折叠计算,导致大量冗余模式产生而限制了其在BIST中的应用.提出一种支持状态向量选择生成的并行折叠计数器,采用固定的初始翻转控制向量(flip control vector,FCV),建立折叠距离与翻转控制向量的内在逻辑关系.通过位替换控制逻辑对折叠距离(folding distance,FD)的译码输出,控制折叠距离最低位对初始翻转控制向量的位替换,产生翻转控制向量;然后与种子向量执行"异或"运算,生成选择的状态向量,其中位替换控制电路可以进行逐级递推设计。理论分析与实验结果表明,与现有方案比较,建议的折叠计数器可以实现n位种子对应的n+1个状态向量的选择生成,显著降低BIST确定性测试生成时间,而硬件开销与现有的并行折叠计数器相当.
-
关键词
内建自测试
并行折叠计数器
状态向量
折叠距离
选择生成
翻转控制向量
-
Keywords
built-in self-test（BIST）
parallel folding counters
state vector（SV）
folding distance（FD）
selective generation
flip control vector（FCV）
-
分类号
TP391.76
[自动化与计算机技术—计算机应用技术]
-
