期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
实现测试复用的SOC设计中的测试结构
1
作者 王超 沈海斌 +1 位作者 陆思安 严晓浪 《微电子学》 CAS CSCD 北大核心 2004年第3期314-316,321,共4页
　在系统芯片SOC(systemonachip)设计中实现IP核测试复用的芯片测试结构一般包含两个部分:1)用于传送测试激励和测试响应的片上测试访问机制TAM;2)实现测试控制的芯片测试控制器。文章分析了基于测试总线的芯片测试结构,详细阐述了SOC... 　在系统芯片SOC(systemonachip)设计中实现IP核测试复用的芯片测试结构一般包含两个部分:1)用于传送测试激励和测试响应的片上测试访问机制TAM;2)实现测试控制的芯片测试控制器。文章分析了基于测试总线的芯片测试结构,详细阐述了SOC设计中测试调度的概念,给出了一种能够灵活实现各种测试调度结果的芯片测试控制器的设计。 展开更多
关键词 测试复用 测试总线 测试调度 芯片测试控制器
下载PDF
基于核的信息安全处理芯片可测性设计
2
作者 陆思安 何剑春 +1 位作者 严晓浪 何乐年 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第10期1112-1115,共4页
从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计 .综合结果显示 ,所设计的芯片级测试控制器所占用的面积代价非常小 .
关键词 可测性设计 基于核设计 测试总线 芯片测试控制器 集成电路设计
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部