期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
锁相环中鉴相器结构特点及其与压控振荡器的关键使用技术 被引量：1
1
作者 李文英 蒋敦斌 《测控技术》 CSCD 2008年第3期91-93,95,共4页
以锁相环(PLL)中重要的IC为例,介绍了片内鉴相器不同类型的结构特点,分析了常用鉴相器(PC)的"死区"以及压控振荡器(VCO)与鉴相器之间的相互干扰原因,并从实际出发提出了相应的改进措施。最后,还提出了有关扩展压控振荡器的频... 以锁相环(PLL)中重要的IC为例,介绍了片内鉴相器不同类型的结构特点,分析了常用鉴相器(PC)的"死区"以及压控振荡器(VCO)与鉴相器之间的相互干扰原因,并从实际出发提出了相应的改进措施。最后,还提出了有关扩展压控振荡器的频率范围和改善其控制电压的关键技术。 展开更多
关键词 锁相环路(pll) 鉴相器(PC) 电压控制振荡器(VCO)
下载PDF
用PLL实现心电图机的走纸控速电路
2
作者 周润景 张丽娜 《内蒙古大学学报（自然科学版）》 CAS CSCD 北大核心 2005年第2期214-218,共5页
阐述了利用锁相技术来控制心电图机走纸电路中电机的速度,使其稳速工作,而其中的选频电路、锁相环路采用CPLD(ComplexProgrammableLogicDevice)实现.与传统心电图机走纸控速电路相比,采用CPLD实现心电图机的控速电路,电路结构得以简化,... 阐述了利用锁相技术来控制心电图机走纸电路中电机的速度,使其稳速工作,而其中的选频电路、锁相环路采用CPLD(ComplexProgrammableLogicDevice)实现.与传统心电图机走纸控速电路相比,采用CPLD实现心电图机的控速电路,电路结构得以简化,可移植性好,工作可靠性高. 展开更多
关键词 锁相环路(pll) 控速电路VHDL(VHSIC Hardware Description Language) CPLD
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部