期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
2.5Gb/s Monolithic IC of Clock Recovery,Data Decision,and 1∶4 Demultiplexer 被引量:2
1
作者 陈莹梅 王志功 +1 位作者 熊明珍 章丽 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第8期1532-1536,共5页
A high integrated monolithic IC, with functions of clock recovery, data decision, and 1 : 4 demultiplexer,is implemented in 0.25μm CMOS process for 2.5Gb/s fiber-optic communications. The recovered and frequency div... A high integrated monolithic IC, with functions of clock recovery, data decision, and 1 : 4 demultiplexer,is implemented in 0.25μm CMOS process for 2.5Gb/s fiber-optic communications. The recovered and frequency divided 625MHz clock has a phase noise of -106.26dBc/Hz at 100kHz offset in response to a 2.5Gb/s PRBS input data (2^31-1). The 2.5Gb/s PRBS data are demultiplexed to four 625Mb/s data. The 0.97mm× 0.97mm IC consumes 550mW under a single 3.3V power supply (not including output buffers). 展开更多
关键词 optical transmission systems clock recovery circuits data decision 1 4 demultiplexer charge pump phase-locked loops
下载PDF
2.5 Gbit/s光接收机电路的全集成 被引量:1
2
作者 陈莹梅 王志功 +1 位作者 章丽 熊明珍 《光通信研究》 北大核心 2005年第5期13-15,31,共4页
提供了应用于光纤传输系统同步数字体系(SDH)STM-16级别(2.5 Gb it/s)的全集成光接收机电路的设计。采用TSMC 0.25μm CMOS工艺进行流片。芯片对应于5μA的2.5 Gb it/s的PRBS输入码流(231-1),可恢复出一路1.25 GHz时钟,同时将2.5 Gb it/... 提供了应用于光纤传输系统同步数字体系(SDH)STM-16级别(2.5 Gb it/s)的全集成光接收机电路的设计。采用TSMC 0.25μm CMOS工艺进行流片。芯片对应于5μA的2.5 Gb it/s的PRBS输入码流(231-1),可恢复出一路1.25 GHz时钟,同时将2.5 Gb it/s的PRBS数据分接成4路625 Mb it/s数据,输出的时钟与数据均为标准的400 mV的PCML电平。芯片面积为1.04 mm×0.97 mm,电源电压为3.3 V时功耗为850 mW。 展开更多
关键词 光纤传输系统 时钟恢复电路 数据判决 1:4 电荷泵锁相环
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部