期刊导航
期刊开放获取
重庆大学
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于ARMv4T架构指令集的乘法器设计
1
作者
陈海民
李峥
杨先文
《计算机应用研究》
CSCD
北大核心
2011年第2期587-590,共4页
针对硬件IP核的速度和面积两大性能指标,提出了基于可变执行周期的多周期乘法器设计思想,设计出一款适用于32位嵌入式微处理器的乘法器模块。该乘法器兼容ARMv4T架构的所有乘法指令,同时引入字节判断机制,可以根据操作数的特点在2~5个...
针对硬件IP核的速度和面积两大性能指标,提出了基于可变执行周期的多周期乘法器设计思想,设计出一款适用于32位嵌入式微处理器的乘法器模块。该乘法器兼容ARMv4T架构的所有乘法指令,同时引入字节判断机制,可以根据操作数的特点在2~5个周期内执行完毕。采用Radix-4 Booth编码,只需两级压缩树进行部分积压缩。乘加运算的基址寄存器数据作为部分积进入压缩树,节约了一个单独的执行周期。实验结果表明,该设计占用芯片资源少,且结构简单高效。
展开更多
关键词
armv4t架构
乘法器
可变执行周期
Radix-
4
Boo
t
h编码
4
-2压缩树
下载PDF
职称材料
题名
基于ARMv4T架构指令集的乘法器设计
1
作者
陈海民
李峥
杨先文
机构
解放军信息工程大学电子技术学院
出处
《计算机应用研究》
CSCD
北大核心
2011年第2期587-590,共4页
基金
国家自然科学基金资助项目(61072047)
现代通信国家重点实验室基金资助项目(9140C1106021006)
郑州市创新型科技人才队伍建设工程(096SYJH21099)
文摘
针对硬件IP核的速度和面积两大性能指标,提出了基于可变执行周期的多周期乘法器设计思想,设计出一款适用于32位嵌入式微处理器的乘法器模块。该乘法器兼容ARMv4T架构的所有乘法指令,同时引入字节判断机制,可以根据操作数的特点在2~5个周期内执行完毕。采用Radix-4 Booth编码,只需两级压缩树进行部分积压缩。乘加运算的基址寄存器数据作为部分积进入压缩树,节约了一个单独的执行周期。实验结果表明,该设计占用芯片资源少,且结构简单高效。
关键词
armv4t架构
乘法器
可变执行周期
Radix-
4
Boo
t
h编码
4
-2压缩树
Keywords
armv
4
t
archi
t
ec
t
ure
mul
t
iplier
adjus
t
able execu
t
ion cycle
Radix-
4
Boo
t
h encoding
4
-2 compress oc
t
ree
分类号
TP342.22 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于ARMv4T架构指令集的乘法器设计
陈海民
李峥
杨先文
《计算机应用研究》
CSCD
北大核心
2011
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部