为解决现有曼彻斯特解码中需要加同步头、时钟抖动带来的相位模糊等问题,提出一种新型曼彻斯特解码时钟提取和解码电路.该系统采用DDFS(直接数字频率合成)技术,通过粗同步、细同步分别进行捕获(测量码率)和相位跟踪(锁相).仿真和实验结...为解决现有曼彻斯特解码中需要加同步头、时钟抖动带来的相位模糊等问题,提出一种新型曼彻斯特解码时钟提取和解码电路.该系统采用DDFS(直接数字频率合成)技术,通过粗同步、细同步分别进行捕获(测量码率)和相位跟踪(锁相).仿真和实验结果表明,该系统在信噪比大于2.4 d B下可以准确的提取时钟和正确解码.展开更多
本文介绍了直接数字频率合成器(DDFS:Direct Digital Frequency Synthesizer)的基本工作原理、主要误差源及改善方法,在此基础上着重讨论了压缩数据以等效增加数据容量的Sunderland算法,并提出了一种改进的数据分割方法,可以在杂散和RO...本文介绍了直接数字频率合成器(DDFS:Direct Digital Frequency Synthesizer)的基本工作原理、主要误差源及改善方法,在此基础上着重讨论了压缩数据以等效增加数据容量的Sunderland算法,并提出了一种改进的数据分割方法,可以在杂散和ROM容量之间取得一个最优值,Matlab仿真结果验证了这一点。展开更多
实际的DDFS系统中,由于波表（WFT）宽度和深度的限制,会带来幅度上的舍入误差和相位上的截断误差。舍入误差在频谱中的接近白噪声,而相位截断误差在频谱上表现为一个个独立的谱线。针对相位截断误差的特点,采用相位数据加入抖动的方法...实际的DDFS系统中,由于波表（WFT）宽度和深度的限制,会带来幅度上的舍入误差和相位上的截断误差。舍入误差在频谱中的接近白噪声,而相位截断误差在频谱上表现为一个个独立的谱线。针对相位截断误差的特点,采用相位数据加入抖动的方法可以对合成波形质量加以改善。仿真表明,采用适当的抖动处理后,合成波形的无杂散动态范围（SFDR）得到10～20 d B的改善;在一定的WFT深度下,随着加入抖动信号幅度的变化,合成波形的SFDR有一个最大值。意味着在一个基本DDFS系统中,可以用很小的硬件开销就可以得到10～20 d B的波形质量改善。展开更多
基于DE2系统和QuartusⅡ软件,设计直接数字频率合成技术(Direct Digital Frequency Synthesizer,DDFS)的FPGA原型系统.设计中以VHDL实现DDFS所需的关键功能模块;将任意波形数据储存于定制的波形存储器中;利用嵌入式锁相环和分频器调节...基于DE2系统和QuartusⅡ软件,设计直接数字频率合成技术(Direct Digital Frequency Synthesizer,DDFS)的FPGA原型系统.设计中以VHDL实现DDFS所需的关键功能模块;将任意波形数据储存于定制的波形存储器中;利用嵌入式锁相环和分频器调节时钟频率;利用DE2中ADV7123内含的D/A转换器周而复始地将存储器内数字信号转换为波形模拟信号输出.仿真和实测表明了该设计的有效性和准确性,希望成为进一步深入研究和深化EDA实验教学环节的有效向导.展开更多
直接数字频率合成器是信号源的核心,也是目前的一个研究热点。本文介绍了直接数字频率合成器(direct digital frequency synthesizer,DDFS)的工作原理;详细介绍了基于泰勒级数的线性插值法减少ROM使用量的原理,研究了基于该方法的直接...直接数字频率合成器是信号源的核心,也是目前的一个研究热点。本文介绍了直接数字频率合成器(direct digital frequency synthesizer,DDFS)的工作原理;详细介绍了基于泰勒级数的线性插值法减少ROM使用量的原理,研究了基于该方法的直接数字频率合成器的实现电路。对电路原理进行了分析并进行了仿真,仿真结果验证了基于泰勒级数的线性插值法可有效的减少ROM的使用量。最后分析并讨论了电路各参数对DDFS频谱纯度的影响。展开更多
文摘为解决现有曼彻斯特解码中需要加同步头、时钟抖动带来的相位模糊等问题,提出一种新型曼彻斯特解码时钟提取和解码电路.该系统采用DDFS(直接数字频率合成)技术,通过粗同步、细同步分别进行捕获(测量码率)和相位跟踪(锁相).仿真和实验结果表明,该系统在信噪比大于2.4 d B下可以准确的提取时钟和正确解码.
文摘本文介绍了直接数字频率合成器(DDFS:Direct Digital Frequency Synthesizer)的基本工作原理、主要误差源及改善方法,在此基础上着重讨论了压缩数据以等效增加数据容量的Sunderland算法,并提出了一种改进的数据分割方法,可以在杂散和ROM容量之间取得一个最优值,Matlab仿真结果验证了这一点。
文摘实际的DDFS系统中,由于波表（WFT）宽度和深度的限制,会带来幅度上的舍入误差和相位上的截断误差。舍入误差在频谱中的接近白噪声,而相位截断误差在频谱上表现为一个个独立的谱线。针对相位截断误差的特点,采用相位数据加入抖动的方法可以对合成波形质量加以改善。仿真表明,采用适当的抖动处理后,合成波形的无杂散动态范围（SFDR）得到10～20 d B的改善;在一定的WFT深度下,随着加入抖动信号幅度的变化,合成波形的SFDR有一个最大值。意味着在一个基本DDFS系统中,可以用很小的硬件开销就可以得到10～20 d B的波形质量改善。
文摘基于DE2系统和QuartusⅡ软件,设计直接数字频率合成技术(Direct Digital Frequency Synthesizer,DDFS)的FPGA原型系统.设计中以VHDL实现DDFS所需的关键功能模块;将任意波形数据储存于定制的波形存储器中;利用嵌入式锁相环和分频器调节时钟频率;利用DE2中ADV7123内含的D/A转换器周而复始地将存储器内数字信号转换为波形模拟信号输出.仿真和实测表明了该设计的有效性和准确性,希望成为进一步深入研究和深化EDA实验教学环节的有效向导.
文摘直接数字频率合成器是信号源的核心,也是目前的一个研究热点。本文介绍了直接数字频率合成器(direct digital frequency synthesizer,DDFS)的工作原理;详细介绍了基于泰勒级数的线性插值法减少ROM使用量的原理,研究了基于该方法的直接数字频率合成器的实现电路。对电路原理进行了分析并进行了仿真,仿真结果验证了基于泰勒级数的线性插值法可有效的减少ROM的使用量。最后分析并讨论了电路各参数对DDFS频谱纯度的影响。
