期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到66篇文章
< 1 2 … 4 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA的DDR SDRAM测试平台设计
1
作者 谢树平 毛源豪 《计算机测量与控制》 2023年第10期67-75,共9页
DDR SDRAM是FPGA板卡中的重要组成部分,其可靠性与带宽决定了设备能否正常工作;为了测试DDR SDRAM的性能是否符合预期,开发了一种基于FPGA的DDR SDRAM测试平台,平台包含一个基于DDR SDRAM控制器的测试器IP核,具有数据校验、带宽测量的功... DDR SDRAM是FPGA板卡中的重要组成部分,其可靠性与带宽决定了设备能否正常工作;为了测试DDR SDRAM的性能是否符合预期,开发了一种基于FPGA的DDR SDRAM测试平台,平台包含一个基于DDR SDRAM控制器的测试器IP核,具有数据校验、带宽测量的功能;编写了控制测试器IP核的TCL脚本,用于配置测试参数、控制测试流程与读取测试结果;在Python语言下使用PyQt5开发库设计了图形界面程序,能够根据用户操作生成并执行对应的TCL脚本;最终实现了一个操作简单、测试流程可配置、自动输出测试结果的DDR SDRAM测试平台;测试结果表明,测试平台能够正确地进行DDR SDRAM测试并输出统计结果;对比MIG的示例工程,测试平台额外增加了带宽测试、结果统计、循环测试等功能,且使用的FPGA资源下降了30%,测试用时缩短了70%以上。 展开更多
关键词 ddr sdram FPGA TCL脚本 测试平台 PyQt5
下载PDF
面向高性能众核处理器的超频DDR4访存结构设计
2
作者 高剑刚 李川 +2 位作者 郑浩 王彦辉 胡晋 《计算机工程与设计》 北大核心 2024年第3期715-722,共8页
从高性能众核处理器的多路DDR4嵌入式工程应用出发,设计一种高密度DDR4串推互连结构,提出一种基于不同激励码型的仿真分析方法。采用双面盲孔印制板工艺折叠串推访存结构设计,解决地址组信号概率性出错问题。在压力测试环境下实测读/写... 从高性能众核处理器的多路DDR4嵌入式工程应用出发,设计一种高密度DDR4串推互连结构,提出一种基于不同激励码型的仿真分析方法。采用双面盲孔印制板工艺折叠串推访存结构设计,解决地址组信号概率性出错问题。在压力测试环境下实测读/写信号波形良好,支持信号超频可靠传输,标称2666 Mbps的DDR4存储颗粒可以在3000 Mbps速率下长时间稳定运行。已在神威E级原型机等多台套大型计算装备研发中得到规模化推广应用,产生了良好的技术效益。 展开更多
关键词 双倍数据速率 同步动态随机存取存储器 折叠串推 码型仿真 信号传输 盲孔 超频
下载PDF
基于VMT的DDR-SDRAM控制器功能验证 被引量：1
3
作者 高夫 杜学亮 金西 《计算机工程》 CAS CSCD 北大核心 2008年第4期263-265,274,共4页
介绍了一种基于验证模型技术(VMT)的DDR-SDRAM控制器的功能验证方案。该方案完成了DDR-SDRAM控制器对DDR-SDRAM模型的读写以及AHB 2.0协议的兼容性验证。VMT的使用加快了验证平台的搭建和验证用例的编写。通过分析自动校对结果、仿真波... 介绍了一种基于验证模型技术(VMT)的DDR-SDRAM控制器的功能验证方案。该方案完成了DDR-SDRAM控制器对DDR-SDRAM模型的读写以及AHB 2.0协议的兼容性验证。VMT的使用加快了验证平台的搭建和验证用例的编写。通过分析自动校对结果、仿真波形和覆盖率报告,实现控制器功能验证的快速收敛。FPGA原型验证进一步证明了该方案的可行性。 展开更多
关键词 验证模型技术 ddr—sdram控制器 VIP技术
下载PDF
地震数据采集中基于FPGA的多DDR SDRAM控制器设计 被引量：11
4
作者 马灵 杨俊峰 +1 位作者 宋克柱 王砚方 《中国科学技术大学学报》 CAS CSCD 北大核心 2010年第9期939-945,共7页
实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数... 实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数据的接收、乒乓缓存、数据拼接及时序转道序功能.最终系统仿真和测试结果表明,该控制器能够在133MHz频率上稳定运行,达到了预期的设计目标. 展开更多
关键词 FPGA ddr sdram控制器 乒乓存储 SignalTapⅡ逻辑分析仪
下载PDF
基于DDR SDRAM控制器时序分析的模型 被引量：7
5
作者 程晓东 郑为民 唐志敏 《计算机工程》 CAS CSCD 北大核心 2005年第17期182-184,共3页
定义了时钟单位阶跃信号C(n),提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法;通过对所设计的DDR SDRAM控制器的读写时序的分析,建立了控制器主要信号的时序表达式,并利用所建立的时钟逻辑方程对DDR控制器的读过程进行了简... 定义了时钟单位阶跃信号C(n),提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法;通过对所设计的DDR SDRAM控制器的读写时序的分析,建立了控制器主要信号的时序表达式,并利用所建立的时钟逻辑方程对DDR控制器的读过程进行了简单的分析。这种方法可以应用到内存系统的带宽和延时估计方面,比较直观。 展开更多
关键词 时钟逻辑方程 ddr sdram控制器 时序模型
下载PDF
基于FPGA的DDR SDRAM控制器的实现 被引量：19
6
作者 吴健军 初建朋 赖宗声 《微计算机信息》 北大核心 2006年第01Z期156-157,共2页
随着现在各种处理器的工作频率越来越快,存储器的读写速度以及外围的控制电路的性能成为直接制约系统的性能的瓶颈。介绍了一种基于FPGA的DDRSDRAM控制器的设计。
关键词 ddr sdram控制器 FPGA tcac DLL
下载PDF
基于FPGA的DDR SDRAM控制器设计与实现 被引量：9
7
作者 高群福 陈星 程越 《电子测量技术》 2011年第8期56-59,共4页
在高速数据采集系统中,高速大容量数据缓存成为1项关键技术。DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中。采用Altera公司的Cyclone Ⅲ系列FPGA和MT46V16 M16 DDR SDRAM芯片作为硬... 在高速数据采集系统中,高速大容量数据缓存成为1项关键技术。DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中。采用Altera公司的Cyclone Ⅲ系列FPGA和MT46V16 M16 DDR SDRAM芯片作为硬件平台,完成了DDR SDRAM控制器的设计,使用Signal Tap工具,完成了对控制器硬件测试与验证。 展开更多
关键词 ddr sdram FPGA 控制器 状态机 FIFO 数据通路
下载PDF
一种DDR SDRAM控制器设计 被引量：5
8
作者 蔡钟 吴皓 +1 位作者 刘鹏 王维东 《电视技术》 北大核心 2004年第8期34-36,44,共4页
在分析DDRSDRAM基本操作原理的基础上,提出了一个基于FPGA的DDRSDRAM控制器的设计,实现了DDRSDRAM读写时序控制,并给出实现结果。
关键词 双数据率同步动态随机访问存储器 现场可编程门阵列 控制器
下载PDF
计算密集型体系集成DDR SDRAM控制器设计 被引量：3
9
作者 江先阳 刘新春 +2 位作者 张佩珩 孙凝晖 徐志伟 《计算机工程与科学》 CSCD 2006年第3期96-97,101,共3页
文章介绍了计算密集型体系解决存储器访问瓶颈的研究趋势。针对计算密集型体系的高数据访存需求,提出并在FPGA上实现了一种集成的DDR SDRAM控制器,其关键部分为固化初始化系列和专有的定制系统总线。仿真结果和分析表明,该控制器解决了... 文章介绍了计算密集型体系解决存储器访问瓶颈的研究趋势。针对计算密集型体系的高数据访存需求,提出并在FPGA上实现了一种集成的DDR SDRAM控制器,其关键部分为固化初始化系列和专有的定制系统总线。仿真结果和分析表明,该控制器解决了计算密集型体系的数据访问瓶颈。 展开更多
关键词 计算密集型体系 ddr sdram控制器 FPGA 仿真
下载PDF
用Xilinx FPGA实现DDR SDRAM控制器 被引量：10
10
作者 夏玉立 雷宏 黄瑶 《微计算机信息》 北大核心 2007年第26期209-211,共3页
DDR SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能。DDR SDRAM需要特定的DDR控制器才能完成与DSP、FPGA之间的通信。由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDR SDRAM控制器。该DDR SD... DDR SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能。DDR SDRAM需要特定的DDR控制器才能完成与DSP、FPGA之间的通信。由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDR SDRAM控制器。该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术。 展开更多
关键词 ddr sdram控制器 FPGA 状态机 直接时钟数据捕获
下载PDF
一种DDR SDRAM通用测试电路的设计与实现 被引量：2
11
作者 田勇 孙晓凌 《计算机测量与控制》 CSCD 北大核心 2010年第8期1727-1729,共3页
为了保证DDR SDRAM功能的完整性与可靠性,需要对其进行测试;文中介绍了一种基于FPGA的可带多个March算法的DDR SDRAM通用测试电路的设计与实现,所设计的测试电路可由标准的JTAG接口进行控制;设计的测试电路可以测试板级DDRSDRAM芯片或... 为了保证DDR SDRAM功能的完整性与可靠性,需要对其进行测试;文中介绍了一种基于FPGA的可带多个March算法的DDR SDRAM通用测试电路的设计与实现,所设计的测试电路可由标准的JTAG接口进行控制;设计的测试电路可以测试板级DDRSDRAM芯片或者作为内建自测试(BIST)电路测试芯片中嵌入式DDR SDRAM模块;验证结果表明所设计的DDR SDRAM通用测试电路可以采用多个不同March算法的组合对不同厂商不同型号的DDR SDRAM进行尽可能高故障覆盖率的测试,具有广阔的应用前景。 展开更多
关键词 ddr sdram MARCH算法 JTAG CSR
下载PDF
基于FPGA的DDR SDRAM控制器设计 被引量：3
12
作者 石振明 王成 陈蜀宇 《微处理机》 2008年第6期22-24,共3页
针对目前应用最为广泛的DDR SDRAM存储器,采用VHDL语言实现了基于ALTERA公司FPGA架构的、基于工业标准的通用DDR SDRAM控制器设计。重点介绍了读数据接口和写数据接口设计。在EP1C6Q240C8芯片上实现时的性能达到了133MHz的主频频率。
关键词 双数据率随机动态存储器 现场可编程门阵列 数据接口 数据采集
下载PDF
DDR SDRAM控制器的设计及FPGA实现 被引量：3
13
作者 李莺 罗毅 +1 位作者 文广 张锋 《攀枝花学院学报》 2007年第6期29-33,共5页
介绍了DDR SDRAM控制器的系统命令和结构,设计了一种基于状态机的DDR SDRAM控制器。利用状态机对读写操作进行控制可提高系统性能,给出了基于FPGA的控制器的仿真结果。
关键词 ddr sdram控制器 状态机 FPGA
下载PDF
电源完整性仿真及其在DDR SDRAM电路中的应用研究 被引量：5
14
作者 杜丽霞 曹岩 《微计算机信息》 2009年第13期247-248,共2页
结合DDR SDRAM控制电路介绍了如何计算电源分配系统目标阻抗的方法,通过SPECCTRAQuest Power Integrity软件对电路的电源分配系统进行了仿真与分析,达到了验证的目的。测试结果表明,该方法可以设计出能够满足要求的电源分配系统,并可以... 结合DDR SDRAM控制电路介绍了如何计算电源分配系统目标阻抗的方法,通过SPECCTRAQuest Power Integrity软件对电路的电源分配系统进行了仿真与分析,达到了验证的目的。测试结果表明,该方法可以设计出能够满足要求的电源分配系统,并可以降低设计复杂度,提高设计效率,缩短设计周期。 展开更多
关键词 电源完整性 仿真 目标阻抗 ddr sdram SPECCTRAQuest PI
下载PDF
基于Nios Ⅱ的DDR SDRAM控制器的相关技术研究与实现
15
作者 刘景宁 李开君 +1 位作者 冯丹 童薇 《计算机应用研究》 CSCD 北大核心 2007年第12期241-243,275,共4页
在介绍DDR SDRAM工作原理的基础上,提出了一种DDR SDRAM控制器的实现方法。先说明采用SOPC的技术控制DDR工作的方式,并主要解决DDR存储控制器的高频稳定工作的关键问题,再通过软件仿真和硬件下载测试的方式进行验证。
关键词 NIOS Ⅱ ddr sdram控制器 重同步 相移
下载PDF
基于DDR SDRAM的高速数据采集系统的设计 被引量：1
16
作者 方庆山 林春方 《信息化纵横》 2009年第8期24-26,共3页
采用DDR SDRAM作为被采集数据的存储体,研究了DDR SDRAM在高速数据采集系统中的应用,分析了DDR SDRAM的工作模式,给出了一种基于DDR SDRAM的高速数据采集系统的设计框图,研究了高速、大容量存储体的设计方案。结合高速数据采集系统的设... 采用DDR SDRAM作为被采集数据的存储体,研究了DDR SDRAM在高速数据采集系统中的应用,分析了DDR SDRAM的工作模式,给出了一种基于DDR SDRAM的高速数据采集系统的设计框图,研究了高速、大容量存储体的设计方案。结合高速数据采集系统的设计要求,重点研究了一种DDR SDRAM控制器的FPGA实现方法,简要介绍了控制器设计中各个模块的功能,最后给出了读/写控制模块对DDR SDRAM的读操作仿真时序图。 展开更多
关键词 数据采集 ddr sdram 工作模式 控制器
下载PDF
DDR SDRAM控制电路电源完整性研究
17
作者 朱磊 王跃明 刘银年 《现代电子技术》 2006年第24期27-29,共3页
高速数字电路对电源分配系统的可靠性和复杂性提出了很高要求。以DDR SDRAM控制电路为例,介绍电源分配系统的基本概念。采用基于系统目标阻抗的算法,用SPECCTRAQuest软件对电路的电源分配系统进行完整性仿真分析与设计。实践表明该方法... 高速数字电路对电源分配系统的可靠性和复杂性提出了很高要求。以DDR SDRAM控制电路为例,介绍电源分配系统的基本概念。采用基于系统目标阻抗的算法,用SPECCTRAQuest软件对电路的电源分配系统进行完整性仿真分析与设计。实践表明该方法不但可以设计出满足要求的电源分配系统,还能大幅提高设计效率,减少系统复杂度。 展开更多
关键词 ddr sdram 电源完整性 仿真 电源分配系统 SPECCTRAQuest
下载PDF
基于FPGA的DDR SDRAM控制器设计与实现 被引量：9
18
作者 张楠 张佩珩 +1 位作者 刘新春 江先阳 《计算机工程与应用》 CSCD 北大核心 2006年第24期87-90,93,共5页
随着DDR SDRAM的广泛应用,为满足不同平台下的访存需求,文章设计并实现了一种基于FPGA的DDRSDRAM控制器,通过分级流水结构提高了系统性能,并通过参数的在线配置满足不同内存颗粒的参数需求,保证了控制器的灵活性和可扩展性。
关键词 FPGA ddr sdram 存储器 控制器
下载PDF
DDR SDRAM控制器的设计与实现 被引量：7
19
作者 朱炜 刘新宁 《电子器件》 CAS 2009年第3期592-595,600,共5页
在分析DDRSDRAM基本特征的基础上,按照JEDEC DDR SDRAM规范提出了一个详细的DDR SDRAM控制器的设计方案。该方案采用Verilog HDL硬件描述语言实现,集成到高速SoC芯片中,然后使用Synopsys VCS对该控制器进行仿真,并在Stratix-Ⅱ开发板进... 在分析DDRSDRAM基本特征的基础上,按照JEDEC DDR SDRAM规范提出了一个详细的DDR SDRAM控制器的设计方案。该方案采用Verilog HDL硬件描述语言实现,集成到高速SoC芯片中,然后使用Synopsys VCS对该控制器进行仿真,并在Stratix-Ⅱ开发板进行了FPGA验证。在阐述该控制器设计原理的基础上,进行模块划分和具体设计,提出了高效、稳定的处理方案,最后通过仿真和FPGA验证确保了设计的正确性。 展开更多
关键词 FPGA 片上系统 ddr内存储器 控制器
下载PDF
一种基于FPGA的DDR SDRAM控制器的设计 被引量：3
20
作者 陈根亮 肖磊 张鉴 《电子科技》 2013年第1期52-55,共4页
对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDRSDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读... 对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDRSDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读写效率较高、接口电路简单的特点。 展开更多
关键词 ddr sdram 控制器 FPGA
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 4 下一页 到第 页
使用帮助 返回顶部