期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到63篇文章
< 1 2 … 4 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA的FFT处理器的设计与仿真 被引量：7
1
作者 董惠 卫铭斐 +1 位作者 江丽 曾俊 《微电子学与计算机》 CSCD 北大核心 2008年第11期117-120,共4页
针对电网存在较大谐波误差和不对称误差的情况,运用频域FFT算法,设计实现了电力实时参数监测用FFT处理器.处理器采用按频率抽取的基-2算法,分级流水线以及定点运算结构,由6个功能模块组成.整个设计基于Verilog HDL语言进行模块化设计,采... 针对电网存在较大谐波误差和不对称误差的情况,运用频域FFT算法,设计实现了电力实时参数监测用FFT处理器.处理器采用按频率抽取的基-2算法,分级流水线以及定点运算结构,由6个功能模块组成.整个设计基于Verilog HDL语言进行模块化设计,采用FPGA作为逻辑控制器,并运用QuartusⅡ工具进行了综合仿真.仿真结果表明处理器达到了高精度电力参数监测的要求,对电网谐波分析与经济运行具有实用价值. 展开更多
关键词 fft处理器 FPGA VERILOG HDL语言 QuartusⅡ 电力参数
下载PDF
一种高速定点FFT处理器的设计与实现 被引量：9
2
作者 付博 李栋 谢应科 《计算机工程》 EI CAS CSCD 北大核心 2005年第11期52-55,共4页
提出了一种高速定点FFT处理器的设计方法,此方法在CORDIC算法的基础上,通过优化操作数地址映射方法和旋转因子生成方法,每周期完成一个基4蝶形运算,具有最大的并行性。同时按照本文提出的因子生成方法,每个周期可生成3个旋转因子,且硬... 提出了一种高速定点FFT处理器的设计方法,此方法在CORDIC算法的基础上,通过优化操作数地址映射方法和旋转因子生成方法,每周期完成一个基4蝶形运算,具有最大的并行性。同时按照本文提出的因子生成方法,每个周期可生成3个旋转因子,且硬件实现简单,无须额外的ROM资源。整个系统采用Xilinx公司的XCV2P30仿真,系统频率达到了130MHz,对于1k点16位的复数FFT需要9.8μs,16k点需要221μs,优于目前绝大多数已有的FFT处理器。 展开更多
关键词 快速傅立叶变换 fft处理器 CORDIC算法
下载PDF
基于FPGA的FFT处理器设计与实现 被引量：9
3
作者 杨静 郑恩让 +1 位作者 张玲 马令坤 《化工自动化及仪表》 CAS 北大核心 2010年第3期107-109,124,共4页
针对所设计数字谐波分析仪中速度和实现成本的瓶颈,提出一种基于FPGA的高速FFT处理器设计方法,并用CycloneII系列FPGAEP2C35F672C6芯片实现了处理器。处理器采用按时间抽取基4算法,使用改进的CORDIC流水线结构设计蝶形运算单元,同时采... 针对所设计数字谐波分析仪中速度和实现成本的瓶颈,提出一种基于FPGA的高速FFT处理器设计方法,并用CycloneII系列FPGAEP2C35F672C6芯片实现了处理器。处理器采用按时间抽取基4算法,使用改进的CORDIC流水线结构设计蝶形运算单元,同时采用双端口RAM存储结构,整体基于VHDL语言进行模块化设计,经过仿真和硬件测试,结果与MATLAB计算结果相比较验证了设计的正确性。当系统工作频率为90MHz时,完成1024点输入为12位复数的FFT需要45.6μs,满足所设计的数字频谱分析仪系统实时性要求,解决了系统实时性和资源占用的矛盾。同时该处理器是在不使用IP核的前提下开发的,降低了实现成本。 展开更多
关键词 fft处理器 FPGA VHDL语言 CORDIC算法
下载PDF
一种高速实时定点FFT处理器的设计 被引量：25
4
作者 韩泽耀 韩雁 郑为民 《电路与系统学报》 CSCD 2002年第1期18-22,共5页
本文讨论了采用FPGA和ASIC硬件实现高速实时FFT处理器的设计方案,作者在这种高速FFT设计时选择的特点基于Radix 4 DIT算法、采用乒乓RAM的设计思路以及级与级间采用流水结构。另外由于FFT基4运算的复杂性,所以在设计基4运算单元、数据... 本文讨论了采用FPGA和ASIC硬件实现高速实时FFT处理器的设计方案,作者在这种高速FFT设计时选择的特点基于Radix 4 DIT算法、采用乒乓RAM的设计思路以及级与级间采用流水结构。另外由于FFT基4运算的复杂性,所以在设计基4运算单元、数据通道中串并转换、运算数据的拉齐、颠倒位序、双地址发生等方面也有一些特点。整体上考虑是:尽可能地能够进行高速的FFT运算,本文针对1024点、16 bits位长、定点数、复数点进行运算;考虑到芯片外围接口的问题,希望外围能够尽量方便用户使用,所以在外围数据、状态和控制线上比较精简,从而把复杂的控制部分转移到芯片内部实现。 展开更多
关键词 高速实时定点 FPGA ASIC fft处理器 电路设计
下载PDF
一种高效的FFT处理器地址快速生成方法 被引量：6
5
作者 杨靓 黄巾 +2 位作者 刘红侠 张可为 黄士坦 《信号处理》 CSCD 2004年第3期251-257,共7页
地址产生器是FFT处理器的主要组成部分,地址快速生成和旋转因子读取次数是它的两个重要指标,但很少有算法能够将其统一起来。本文采取了一种新的操作数地址生成顺序并构造了一种新的FFT循环级数表示方法,基于操作数地址的位倒序方式,提... 地址产生器是FFT处理器的主要组成部分,地址快速生成和旋转因子读取次数是它的两个重要指标,但很少有算法能够将其统一起来。本文采取了一种新的操作数地址生成顺序并构造了一种新的FFT循环级数表示方法,基于操作数地址的位倒序方式,提出了一种兼有地址简单快速生成与避免重复读取旋转因子特点的可变长地址生成方法,解决了以往地址产生时生成速度与旋转因子重复读取之间的矛盾,实现了快速和降低系统功耗的统一。 展开更多
关键词 数字信号处理 fft处理器 地址快速生成方法 操作数地址
下载PDF
FPGA实现高速FFT处理器的设计 被引量：23
6
作者 韩颖 王旭 吴嗣亮 《电讯技术》 北大核心 2003年第2期74-78,共5页
介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶... 介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现 ,提高系统时钟频率 ,达到高速处理。实验表明此处理器既有专用ASIC电路的快速性 ,又有DSP器件的灵活性的特点 。 展开更多
关键词 数字信号处理 现场可编程门阵列 快速傅里叶变换 加窗运算 求模平方运算 fft处理器
下载PDF
块浮点FFT处理器的有限字长效应分析 被引量：3
7
作者 乔树山 黑勇 +1 位作者 吴斌 王晓琴 《电子科技大学学报》 EI CAS CSCD 北大核心 2008年第1期58-60,共3页
研究了基于基8算法的块浮点FFT处理器的有限字长效应问题,提出了一种基于理论统计分析的静态模型。在不考虑输入信号的量化误差和系数量化误差情况下,对基8单元和加权过程的误差进行了分析;给出了有限字长效应所造成的误差随着频率点数... 研究了基于基8算法的块浮点FFT处理器的有限字长效应问题,提出了一种基于理论统计分析的静态模型。在不考虑输入信号的量化误差和系数量化误差情况下,对基8单元和加权过程的误差进行了分析;给出了有限字长效应所造成的误差随着频率点数和级数的变化趋势。通过SPEED开发平台得到的硬件仿真结果验证了该方法估计字长效应的正确性,可以将其应用于工程分析。 展开更多
关键词 fft处理器 有限字长效应 基8单元 SPEED开发平台
下载PDF
基于动态可重构的FFT处理器的设计与实现 被引量：5
8
作者 潘伟 刘欢 李广军 《微电子学》 CAS CSCD 北大核心 2009年第1期69-72,共4页
提出了一种基于局部动态可重构(DPR)的新型可重构FFT处理器。相比传统的FFT设计,该设计方法在重构时间上得到了很大改进,同时,处理器能够动态地添加或移除重构单元。采用新颖的FFT控制算法,使得可重构部分面积很小。该处理器结构在Xilin... 提出了一种基于局部动态可重构(DPR)的新型可重构FFT处理器。相比传统的FFT设计,该设计方法在重构时间上得到了很大改进,同时,处理器能够动态地添加或移除重构单元。采用新颖的FFT控制算法,使得可重构部分面积很小。该处理器结构在Xilinx Viirtex2p系列FPGA上进行了综合及后仿真。较之Xilinx IPcore,其运算效率明显提高,而且还实现了IP核所不具备的动态可重构性。 展开更多
关键词 动态部分可重构 fft处理器 FPGA
下载PDF
基于FPGA的FFT处理器研究与设计 被引量：6
9
作者 杨军 郭跃东 蒋慕蓉 《计算机技术与发展》 2009年第9期225-227,231,共4页
给出了一种基于CORDIC算法的FFT处理器的设计方案,可实现高速定点实时的FFT运算。该设计以基2时序抽取FFT算法为基础,采用流水线技术来提高整个系统的吞吐率,具有硬件结构简单,配置灵活,器件耦合性低,精度高,系统稳定的特点。该设计已在... 给出了一种基于CORDIC算法的FFT处理器的设计方案,可实现高速定点实时的FFT运算。该设计以基2时序抽取FFT算法为基础,采用流水线技术来提高整个系统的吞吐率,具有硬件结构简单,配置灵活,器件耦合性低,精度高,系统稳定的特点。该设计已在Altera芯片EP2C35F672C6上进行了时序仿真,能够满足50MHz的系统时钟。 展开更多
关键词 fft处理器 CORDIC算法 FPGA
下载PDF
FFT处理器的一种扫描内建自测试方案 被引量：3
10
作者 杨德才 谢永乐 陈光 《仪器仪表学报》 EI CAS CSCD 北大核心 2008年第2期299-303,共5页
对FFT处理器提出了一种采用扫描的内建自测试方案。该方案充分利用FFT结构上的规则性,采用扫描的可测性设计,不需要对处理器内部基本功能单元作任何更改,且测试序列生成和响应压缩都可通过对已有功能模块如累加器的复用来完成。通过将... 对FFT处理器提出了一种采用扫描的内建自测试方案。该方案充分利用FFT结构上的规则性,采用扫描的可测性设计,不需要对处理器内部基本功能单元作任何更改,且测试序列生成和响应压缩都可通过对已有功能模块如累加器的复用来完成。通过将系统已有流水线寄存器构成扫描链且通过扫描链的可重构,不仅进一步简化了测试设计要求,而且减少了硬件成本和系统性能占用,同时还具有测试向量少、故障覆盖率高的优点。 展开更多
关键词 内建自测试 可测性设计 fft处理器 扫描测试
下载PDF
一种高性能FFT处理器的VLSI结构设计 被引量：7
11
作者 孙阳 余锋 《微电子学》 CAS CSCD 北大核心 2003年第4期358-361,共4页
　针对高速数字信号处理的特点,研究了一种高性能FFT处理器的硬件结构。计算单元采用基4并行算法,使得基4碟形运算可以在一个时钟周期内完成,极大地提高了计算速度。根据该硬件结构,使用硬件描述语言和采用自顶向下的设计方法,完成了FF... 　针对高速数字信号处理的特点,研究了一种高性能FFT处理器的硬件结构。计算单元采用基4并行算法,使得基4碟形运算可以在一个时钟周期内完成,极大地提高了计算速度。根据该硬件结构,使用硬件描述语言和采用自顶向下的设计方法,完成了FFT处理器的电路设计。经硬件验证,达到设计要求。在系统时钟频率为100MHz时,1024点复数FFT的计算时间为12.8μs。 展开更多
关键词 fft处理器 VLSI 结构设计 快速傅里叶变换 数字信号处理
下载PDF
数据全并行FFT处理器的设计 被引量：7
12
作者 谢应科 付博 《计算机研究与发展》 EI CSCD 北大核心 2004年第6期1022-1029,共8页
讨论了基 4和混和基算法的FFT处理器设计问题 ,提出的操作数地址映射方法充分利用了FFT算法本身的同址性质 ,能同时提供蝶形运算所需的 4个操作数 ,具有最大的数据并行性 按照旋转因子存放规则 ,蝶形运算所需的 3个旋转因子地址相同 ,... 讨论了基 4和混和基算法的FFT处理器设计问题 ,提出的操作数地址映射方法充分利用了FFT算法本身的同址性质 ,能同时提供蝶形运算所需的 4个操作数 ,具有最大的数据并行性 按照旋转因子存放规则 ,蝶形运算所需的 3个旋转因子地址相同 ,且寻址方式简单 运算部件采用 3个乘法的复数运算算法 ,有效减少了运算部件的大小 ,它既可以作基 4蝶形运算 ,也可以同时进行 2个基 2蝶形运算 采用Altera公司的EP2 0 0K4 0 0E ,工作频率达到 89MHz,1 0 2 4点 1 6位复数FFT需要 1 4 1 μs,4 0 96点需要 6 展开更多
关键词 快速傅里叶变换(fft) fft处理器
下载PDF
一个高效的嵌入式浮点FFT处理器的实现 被引量：7
13
作者 杨靓 黄士坦 《信号处理》 CSCD 2003年第2期161-165,148,共6页
FFT是数字信号处理中的一种非常重要的算法。本文构造了一个适于嵌入式应用的基16FFT处理器局部流水结构,同时设计实现了一个高效的基4蝶形运算模块。我们的研究应用了局部流水和反馈的思想,使基16FFT蝶形运算模块得以由两个基4/基2蝶... FFT是数字信号处理中的一种非常重要的算法。本文构造了一个适于嵌入式应用的基16FFT处理器局部流水结构,同时设计实现了一个高效的基4蝶形运算模块。我们的研究应用了局部流水和反馈的思想,使基16FFT蝶形运算模块得以由两个基4/基2蝶形模块组成的反馈流水电路实现,在简化结构的同时提高了处理速度。基4蝶形模块中运算模块的利用率达到100％,而且比传统的基四蝶形模块节省60％以上的资源。 展开更多
关键词 数字信号处理 fft 嵌入式浮点fft处理器 蝶形运算
下载PDF
低功耗可配置FFT处理器的ASIC设计 被引量：1
14
作者 晏敏 李杰 +2 位作者 章兢 彭礴 谢斌 《微电子学》 CAS CSCD 北大核心 2010年第6期787-791,共5页
提出了一种低功耗可配置FFT处理器的设计方案和存储器地址产生方法,可进行8点、16点、32点、64点、128点和256点运算。采用基2算法和基于存储器的顺序结构,将长位宽的存储器分成两个短位宽的存储器,并在蝶形单元中将4个实数乘法器减少为... 提出了一种低功耗可配置FFT处理器的设计方案和存储器地址产生方法,可进行8点、16点、32点、64点、128点和256点运算。采用基2算法和基于存储器的顺序结构,将长位宽的存储器分成两个短位宽的存储器,并在蝶形单元中将4个实数乘法器减少为3个,进一步降低了功耗。同时,在存储器读写和蝶形单元的运算之间采用流水线结构,以提高处理速度。该FFT处理器采用SMIC 0.18μm CMOS工艺库进行综合及布局布线,芯片核心面积为1.09 mm2,功耗仅为0.69 mW/MHz,实现了低功耗的目标。 展开更多
关键词 fft处理器 ASIC 频谱分析
原文传递
高基FFT处理器高效地址产生算法 被引量：2
15
作者 黄巾 杨靓 +1 位作者 刘红侠 黄士坦 《信号处理》 CSCD 北大核心 2005年第1期74-78,共5页
FFT算法是数字信号处理最常用算法,使用FFT处理器是进行FFT运算的重要手段之一.本文针对主基16局部流水的FFT处理器,提出了一种运用于高基FFT处理器的新型地址产生结构,能够进行16～4096点可变长的FFT运算,具有快速灵活的特点,且结构简... FFT算法是数字信号处理最常用算法,使用FFT处理器是进行FFT运算的重要手段之一.本文针对主基16局部流水的FFT处理器,提出了一种运用于高基FFT处理器的新型地址产生结构,能够进行16～4096点可变长的FFT运算,具有快速灵活的特点,且结构简单,适合FFT处理器中对数据通路控制的实现. 展开更多
关键词 数字信号处理 高基fft处理器 高效地址产生算法 蝶形运算
下载PDF
基于FPGA的32位浮点FFT处理器的设计 被引量：9
16
作者 赵忠武 陈禾 韩月秋 《电讯技术》 北大核心 2003年第6期73-77,共5页
介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的... 介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的处理精度。 展开更多
关键词 FPGA 蝶形运算单元 快速傅里叶变换 浮点fft处理器 分级流水 可编程门阵列
下载PDF
并行数据FFT/IFFT处理器的设计 被引量：7
17
作者 万红星 陈禾 韩月秋 《北京理工大学学报》 EI CAS CSCD 北大核心 2006年第4期338-341,共4页
针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构.通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算.该结构能够并... 针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构.通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算.该结构能够并行地从4个存储器中读取蝶形运算所需操作数.仿真结果表明,该结构可以运用于对面积和速度要求较高的应用场合. 展开更多
关键词 fft/Ifft处理器 蝶形单元 并行数据
下载PDF
FFT处理器无冲突地址生成方法 被引量：10
18
作者 马余泰 《计算机学报》 EI CSCD 北大核心 1995年第11期875-880,共6页
本文提出了一种新的无冲突地址生成方法，使蝶式运算单元在一个周期内能够同时读取两个操作数．由于取消了地址奇偶判别电路，简化了存储体控制逻辑，同时也加快了输入／输出地址生成．该方法还同样适用于基－４ＦＦＴ处理器．
关键词 傅里叶变换 fft处理器 地址生成 存储器
下载PDF
FFT处理器地址快速生成方法 被引量：9
19
作者 马余泰 《计算机学报》 EI CSCD 北大核心 1994年第7期505-512,共8页
本文提出了ＦＦＴ处理器中的操作数地址与旋转因子地址的快速生成方法，使地址能够在一个周期内生成．本文还引入了地址偏移量的概念，提出了一种新的可变长ＦＦＴ处理器的地址快速生成方法．
关键词 傅里叶变换 蝶式运算 fft处理器
下载PDF
一种高速并行FFT处理器的VLSI结构设计 被引量：15
20
作者 万红星 陈禾 韩月秋 《电子技术应用》 北大核心 2005年第5期45-48,共4页
在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此... 在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此结构控制单元简单,便于模块化设计。经硬件验证,达到设计要求。在系统时钟为100MHz时,1024点18位复数FFT的计算时间为13滋s。 展开更多
关键词 fft处理器 VLSI结构设计 高速并行 快速傅立叶变换 OFDM系统 并行存储器 模块化设计 时域抽取 硬件结构 蝶形运算 处理速度 控制单元 硬件验证 设计要求 系统时钟 计算时间 操作数
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 4 下一页 到第 页
使用帮助 返回顶部