期刊文献+
共找到14篇文章
< 1 >
每页显示 20 50 100
基于级联结构Thiran滤波器的分数阶双模重复控制
1
作者 刘普 王聪 +2 位作者 崔艺博 常忠廷 方洁 《太阳能学报》 EI CAS CSCD 北大核心 2024年第7期361-368,共8页
针对双模重复控制器在电网频率波动时稳态误差大的问题,提出一种基于级联结构Thiran算法的无限脉冲响应滤波器(infinite impulse response filter,IIR)来逼近分数延迟环节,提高系统的稳态跟踪精度。该文采用一种由连分式推导得来的级联... 针对双模重复控制器在电网频率波动时稳态误差大的问题,提出一种基于级联结构Thiran算法的无限脉冲响应滤波器(infinite impulse response filter,IIR)来逼近分数延迟环节,提高系统的稳态跟踪精度。该文采用一种由连分式推导得来的级联结构替代以往实现Thiran算法的直接结构,所设计的级联结构Thiran算法用于IIR滤波器中能在线调整滤波器参数,且相较于以往的直接结构,级联结构每个“积木块”的功能仅用两个乘法器就可实现,简化了参数设计,便于应用推广。基于分数阶双模重复控制器,并采用比例-双模重复控制复合的电流控制策略,控制逆变器输出高质量的并网电流。最后,通过仿真与实验结果验证所提策略的准确性及有效性。 展开更多
关键词 并网逆变器 IIR滤波器 级联结构 分数阶双模重复控制 Thiran滤波器 分数延迟
原文传递
宽带数字波束形成中的分数延时滤波器设计优化
2
作者 徐伟 邹永显 +2 位作者 李鹏 陈尹翔 王辉辉 《火控雷达技术》 2024年第1期61-66,共6页
在宽带数字波束形成处理中,一个关键问题是对阵列天线接收到的信号进行包络延时补偿。解决该问题的基本方法是通过分数延时滤波器对输入信号进行延时。本文主要讨论Farrow结构的分数延时滤波器设计优化方法,以便于工程应用。
关键词 宽带波束形成 farrow结构 分数延时滤波器
下载PDF
基于稀疏约束的低复杂度可变分数时延滤波器
3
作者 王静雯 周文静 +1 位作者 沈明威 韩国栋 《数据采集与处理》 CSCD 北大核心 2024年第2期481-489,共9页
针对基于Farrow结构的可变分数时延(Variable fractional delay,VFD)滤波器需求解大量子滤波器系数这一关键问题,本文将稀疏约束理论引入滤波器的权系数优化中,研究具有稀疏系数的Farrow结构滤波器。在极大极小(Minimax)准则下,通过添... 针对基于Farrow结构的可变分数时延(Variable fractional delay,VFD)滤波器需求解大量子滤波器系数这一关键问题,本文将稀疏约束理论引入滤波器的权系数优化中,研究具有稀疏系数的Farrow结构滤波器。在极大极小(Minimax)准则下,通过添加L1正则化约束项改进权系数优化模型,在系数(反)对称性基础上进一步增加系数的稀疏度。然后,采用交替方向乘子法(Alternating direction method of multipliers,ADMM)进行权系数迭代求解。仿真实验表明,本文提出的基于稀疏约束的VFD滤波器在保证高延迟精度的同时,乘法器和加法器分别减少了47.69%和58.60%,极大地降低了系统运算量以及复杂度。 展开更多
关键词 稀疏约束 可变分数时延滤波器 极大极小 交替方向乘子法 farrow结构
下载PDF
一种灵活高效的分数延迟数字滤波器 被引量:6
4
作者 陈彩莲 于宏毅 +1 位作者 罗柏文 沈智翔 《信息工程大学学报》 2009年第4期457-460,共4页
一般拉格朗日内插采用直接的FIR滤波器实现,虽然简单,但系数随延迟变化而变化,实现不灵活。对此提出一种更为灵活高效的实现结构:Farrow滤波器结构。Farrow滤波器结构及其对称的改进Farrow滤波器结构,不仅可应对变化的分数延迟,而且大... 一般拉格朗日内插采用直接的FIR滤波器实现,虽然简单,但系数随延迟变化而变化,实现不灵活。对此提出一种更为灵活高效的实现结构:Farrow滤波器结构。Farrow滤波器结构及其对称的改进Farrow滤波器结构,不仅可应对变化的分数延迟,而且大大减少运算,提高运行效率。采用TMS320C64X芯片对拉格朗日内插的4种实现方式进行定点设计,实验结果表明:利用Farrow或改进Farrow滤波器结构实现分数延迟滤波器,不仅节约存储空间,而且容易使用软件流水,比FIR直接实现更能提高运算效率。 展开更多
关键词 拉格朗日内插 farrow结构 改进farrow结构 分数延迟 分数延迟数字滤波器
下载PDF
基于PSO的可变分数延迟滤波器设计 被引量:1
5
作者 孙冬艳 赵加祥 赵晓明 《计算机工程》 CAS CSCD 北大核心 2010年第18期4-6,共3页
提出一种采用微粒群优化算法计算可变分数延迟滤波器的全局鲁棒最优解方法,可变分数延迟滤波器采用Farrow结构,其中各子滤波器为系数固定的FIR滤波器。算法分为2级运算:第1级中使用低维微粒递归计算各子滤波器系数,提高了收敛速度;第2... 提出一种采用微粒群优化算法计算可变分数延迟滤波器的全局鲁棒最优解方法,可变分数延迟滤波器采用Farrow结构,其中各子滤波器为系数固定的FIR滤波器。算法分为2级运算:第1级中使用低维微粒递归计算各子滤波器系数,提高了收敛速度;第2级通过全局优化得到滤波器设计结果。仿真结果表明,该可变分数延迟滤波器具有较好的频率响应特性。 展开更多
关键词 可变分数延迟 farrow 结构 微粒群优化
下载PDF
一种Farrow结构数字延时滤波器的设计 被引量:8
6
作者 王伟 《电讯技术》 北大核心 2018年第5期601-606,共6页
普通数字延时滤波器虽然结构简单,但系数计算过程复杂,在延时参数快速变化时,系数更新速度无法满足实时性要求,在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波,延时参数改变时,无需重新计算滤波... 普通数字延时滤波器虽然结构简单,但系数计算过程复杂,在延时参数快速变化时,系数更新速度无法满足实时性要求,在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波,延时参数改变时,无需重新计算滤波器系数,更容易在现场可编程门阵列(FPGA)上实现。介绍了一种Farrow结构数字延时滤波器,提出采用基于对称结构的滤波器系数求解方法,并经过加权优化,获得最终Farrow滤波器的系数。系数计算过程中,通过对设计所得Farrow滤波器延时精度和误差的分析,调整加权因子的取值和滤波器阶数,进而提高延时精度。计算机仿真结果证明了加权对称系数求解Farrow滤波器系数方法的有效性和实用性。 展开更多
关键词 数字延时滤波器 分数延时 farrow结构 校正精度
下载PDF
基于加权最小二乘法的分数延时滤波器设计 被引量:1
7
作者 林文涛 贾玉博 +2 位作者 张紫文 胡忞 易朋兴 《仪表技术与传感器》 CSCD 北大核心 2023年第1期44-47,共4页
相较于传统的可变分数延时滤波器无法满足延时的实时变化,Farrow结构延时滤波器因其独特的结构可以灵活地调整时延且不需重新设计滤波器系数。以加权最小二乘法作为分数延时滤波器系数配置的基本方法,通过建立离散加权平方误差函数对滤... 相较于传统的可变分数延时滤波器无法满足延时的实时变化,Farrow结构延时滤波器因其独特的结构可以灵活地调整时延且不需重新设计滤波器系数。以加权最小二乘法作为分数延时滤波器系数配置的基本方法,通过建立离散加权平方误差函数对滤波器系数的配置进行理论推导。并设计一种最小化幅度响应最大绝对误差的迭代判断条件来确定权重函数,用以更新滤波器系数来实现滤波器性能的优化。 展开更多
关键词 分数延时FIR滤波器 farrow结构 加权最小二乘法
下载PDF
分数延时FIR滤波器设计及仿真 被引量:3
8
作者 周晶 王敬时 《信息化研究》 2013年第4期24-27,共4页
设计一种新型的分数延时有限长单位冲激响应(Finite impulse response,FIR)滤波器的设计方案和主要工作原理。研究重点在于通过对提出的算法进行仿真验证,并与传统算法进行比较,验证该算法的优越性。设计结构主要采用Farrow结构,以达到... 设计一种新型的分数延时有限长单位冲激响应(Finite impulse response,FIR)滤波器的设计方案和主要工作原理。研究重点在于通过对提出的算法进行仿真验证,并与传统算法进行比较,验证该算法的优越性。设计结构主要采用Farrow结构,以达到节省硬件资源的目的。仿真验证采用的工具是Matlab。 展开更多
关键词 分数延时FIR滤波器 加权最小二乘法 farrow结构 MATLAB仿真
下载PDF
分数延时滤波器设计与研究 被引量:4
9
作者 徐宇 安涛 杨祎綪 《舰船电子对抗》 2019年第4期87-90,共4页
面对日益复杂的战争环境和电磁环境,干扰机需要在同一时刻干扰多个目标,数字同时多波束技术能够有效地解决这一问题。分数延时滤波器是实现数字多波束网络的核心技术,用数字延时的方法代替传统移相方法,能够有效地解决方向图扫描不准和... 面对日益复杂的战争环境和电磁环境,干扰机需要在同一时刻干扰多个目标,数字同时多波束技术能够有效地解决这一问题。分数延时滤波器是实现数字多波束网络的核心技术,用数字延时的方法代替传统移相方法,能够有效地解决方向图扫描不准和主瓣展宽等问题。推导了数字波束形成结构,而且通过窗函数法、复频响应法和可变参数的Farrow结构法去设计分数延时滤波器,并对它们的性能进行了分析比较。 展开更多
关键词 分数延时滤波器 farrow结构 多目标
下载PDF
VFD滤波器的导航信道模拟器动态时延模拟方法 被引量:2
10
作者 沙海 黄新明 +2 位作者 张鑫 牟卫华 欧钢 《国防科技大学学报》 EI CAS CSCD 北大核心 2014年第4期61-65,共5页
针对卫星导航信道模拟器信号仿真中,传统伪距多普勒模拟方法瞬时控制精度差、滤波器资源占用较大的不足,提出了基于拉格朗日插值延迟滤波器及Farrow结构实现的伪距多普勒模拟方法。在分析信道模拟器系统架构的基础上,建立了多普勒模拟... 针对卫星导航信道模拟器信号仿真中,传统伪距多普勒模拟方法瞬时控制精度差、滤波器资源占用较大的不足,提出了基于拉格朗日插值延迟滤波器及Farrow结构实现的伪距多普勒模拟方法。在分析信道模拟器系统架构的基础上,建立了多普勒模拟方法的模型,包括延时计算模块和可变延迟滤波器两部分。与多速率采样数字延迟滤波器方法比较,该方法滤波器系数个数约为后者的0.2%,并且改变时延特性时,仅需更新1个参数。信道模拟器实测数据结果表明使用该方法伪码多普勒模拟精度可以达到0.1mHz。 展开更多
关键词 卫星导航 信道模拟器 伪距多普勒 可变分数延迟滤波器 farrow结构
下载PDF
用正交多项式带限插值设计时变分数延迟线
11
作者 王泽华 翟发辉 隋树林 《青岛科技大学学报(自然科学版)》 CAS 2007年第4期357-360,共4页
提出了一种用于采样速率转换的时变分数延迟线算法,该算法是基于时域插值能量最小化,用构造的离散正交多项式进行带限插值。并讨论了利用延迟线实现实时采样率转换的方法。所提出的延迟线算法在Matlab下进行了仿真实验,说明了该算法是... 提出了一种用于采样速率转换的时变分数延迟线算法,该算法是基于时域插值能量最小化,用构造的离散正交多项式进行带限插值。并讨论了利用延迟线实现实时采样率转换的方法。所提出的延迟线算法在Matlab下进行了仿真实验,说明了该算法是可行的。 展开更多
关键词 采样速率转换 正交多项式 分数延迟线 farrow结构 带限插值
下载PDF
一种时间交替ADC时间失配误差自适应校正方法 被引量:19
12
作者 秦国杰 刘国满 +2 位作者 高梅国 傅雄军 许芃 《仪器仪表学报》 EI CAS CSCD 北大核心 2013年第12期2730-2735,共6页
时间失配误差是时间交替并行采集系统的失配误差中最主要且影响最大的误差。针对该问题,提出了一种基于Farrow结构分数延迟滤波器结合自适应估计对时间失配误差进行数字校正的方法。分数延迟滤波器可以在有限带宽信号采样点之间进行插... 时间失配误差是时间交替并行采集系统的失配误差中最主要且影响最大的误差。针对该问题,提出了一种基于Farrow结构分数延迟滤波器结合自适应估计对时间失配误差进行数字校正的方法。分数延迟滤波器可以在有限带宽信号采样点之间进行插值。该方法可以对奈奎斯特频率以内的输入信号进行补偿校正,同时适用于任意通道数的时间交替ADC。仿真结果表明,该方法能够对时间失配误差进行精确估计,同时能够有效地抑制杂散分量,校正效果良好。最后,在实际的时间交替采集系统中验证了该方法的有效性。 展开更多
关键词 时间交替ADC 时间失配误差 farrow结构分数延迟滤波器 自适应校正
下载PDF
多通道信号并行采集和万兆高速传输系统设计 被引量:1
13
作者 胡升泽 包卫东 《微电子学与计算机》 CSCD 北大核心 2014年第6期30-35,共6页
给出了以高性能FPGA和DSP为核心实现的并行信号采集和万兆高速传输系统,通过5片ADC芯片的分时采集和误差校正实现了2.5Gsps多通道信号高精度并行采集,基于交换路由芯片实现了万兆串行RapidIO互连.基于FPGA逻辑实现以Farrow结构分数延时... 给出了以高性能FPGA和DSP为核心实现的并行信号采集和万兆高速传输系统,通过5片ADC芯片的分时采集和误差校正实现了2.5Gsps多通道信号高精度并行采集,基于交换路由芯片实现了万兆串行RapidIO互连.基于FPGA逻辑实现以Farrow结构分数延时滤波器为核心的定时误差校正算法;配置DSP高速串口、FPGA GTX收发器和路由芯片实现了可扩展的高速通信机制,优化实现了高性能DSP的信号处理. 展开更多
关键词 多通道并行信号采集 高速传输 farrow结构分数延时滤波器 嵌入式
下载PDF
TIADC系统误差自适应估计及补偿方法 被引量:6
14
作者 白旭 韦雪洁 +1 位作者 胡辉 王永云 《电子测量与仪器学报》 CSCD 北大核心 2017年第12期1953-1959,共7页
时间交替并行采样模数转换器结构(TIADC)是提高系统采样率的一种有效方法。TIADC结构的实现过程中不可避免的会引入时间失配误差、增益误差和偏置误差从而导致系统的信噪比降低。针对上述问题,提出一种基于可变步长最小均方算法(VSS-LMS... 时间交替并行采样模数转换器结构(TIADC)是提高系统采样率的一种有效方法。TIADC结构的实现过程中不可避免的会引入时间失配误差、增益误差和偏置误差从而导致系统的信噪比降低。针对上述问题,提出一种基于可变步长最小均方算法(VSS-LMS)的TIADC失配误差自适应估计方法。该方法可以同时完成对时间失配误差和偏置误差的估计,并根据估计得到的失配误差参数对失配误差进行校正。仿真结果表明,该自适应估计方法每通道仅需要不超过128个采样点即可以完成对失配误差的估计。最后在实际的时间交替并行采样系统中验证了该算法的有效性,该算法可以使得校准后的并行采样系统的信噪比提高20 dB。仿真与实验结果表明,所提出的算法可以有效提高TIADC系统的性能。 展开更多
关键词 并行交替采样 失配误差 自适应估计 farrow结构分数延时滤波器
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部