-
题名HPEC中子程序级推测并行性分析
- 1
-
-
作者
王欣夷
王耀彬
李凌
杨洋
卜得庆
刘志勤
-
机构
西南科技大学计算机科学与技术学院
西南科技大学四川省军民融合研究院
四川省计算机研究院
-
出处
《计算机工程》
CAS
CSCD
北大核心
2020年第8期210-215,222,共7页
-
基金
国家自然科学基金(61672438)
国家留学基金委项目(CSC201908510040)
+3 种基金
四川省科技计划项目(2019YJ0326)
四川省教育厅研究项目(18ZB0603)
西南科技大学科研项目(18lzx451,17lzx621)
西南科技大学研究生创新基金(19ycx0051)。
-
文摘
线程级推测(TLS)技术的有效运用可提高多核芯片的硬件资源利用率,其已在多种串行应用的自动并行化工作中取得了较好效果,但目前缺乏对HPEC应用子程序级线程推测方面的有效分析。针对该问题,设计子程序级推测的剖析机制及核心数据结构,选取HPEC中7个具有代表性的程序,挖掘其子程序级的最大潜在并行性,并结合线程粒度、并行覆盖率、子程序调用次数、数据依赖及源码,对程序的加速比进行分析。实验结果表明,fdfir、svd、db和ga程序的加速比在2.23~11.31,tdfir程序的加速效果最好,加速比达到221.78,对于包含多次非重度数据依赖子程序调用的应用,更适合采用子程序级TLS技术测试其并行性。
-
关键词
线程级推测
多核芯片
hpec基准套件
数据依赖
动态剖析
-
Keywords
Thread-Level Speculation(TLS)
multicore chips
hpec benchmark suite
data dependency
dynamic profiling
-
分类号
TP302
[自动化与计算机技术—计算机系统结构]
-
